인쇄회로기판의 기본 특성은 기판의 성능에 따라 달라집니다.인쇄회로기판의 기술적 성능을 향상시키기 위해서는 먼저 인쇄회로기판의 성능을 향상시켜야 한다.인쇄회로기판의 발전 요구에 부응하기 위해 다양한 신소재가 점차 개발되어 실용화되고 있습니다.

최근 PCB 시장은 컴퓨터 중심에서 기지국, 서버, 모바일 단말기 등 통신 중심으로 옮겨가고 있다.스마트폰으로 대표되는 모바일 통신기기는 PCB의 고밀도화, 박형화, 고기능화를 주도하고 있습니다.인쇄 회로 기술은 기판 재료와 분리될 수 없으며 PCB 기판의 기술적 요구 사항도 포함됩니다.이제 기판 재료의 관련 내용이 업계에서 참고할 수 있도록 특별 기사로 정리되었습니다.

1 고밀도, 미세라인에 대한 수요

1.1 동박 수요

PCB는 모두 고밀도, 박형화 개발 방향으로 발전하고 있으며, 특히 HDI 보드가 눈에 띈다.10년 전 IPC는 HDI 보드를 선폭/선간격(L/S) 0.1mm/0.1mm 이하로 정의했다.이제 업계는 기본적으로 60μm의 기존 L/S와 40μm의 고급 L/S를 달성합니다.일본의 2013년 버전 설치 기술 로드맵 데이터에 따르면 2014년 HDI 보드의 기존 L/S는 50μm, 어드밴스드 L/S는 35μm, 시험 생산 L/S는 20μm였습니다.

PCB 회로 패턴 형성은 동박 기판에 포토이미징 후 전통적인 화학적 식각 공정(서브트랙티브 방식)으로 미세한 라인을 만들기 위한 서브트랙티브 방식의 최소 한계는 약 30μm이며, 얇은 동박(9~12μm) 기판이 필요하다.얇은 동박 CCL의 높은 가격과 얇은 동박 적층의 결함으로 인해 많은 공장에서는 18μm 동박을 생산한 후 생산 중에 에칭을 사용하여 동층을 얇게 만듭니다.이 방법은 공정이 많고, 두께 조절이 어렵고, 비용이 많이 든다.얇은 동박을 사용하는 것이 좋습니다.또한, PCB 회로 L/S가 20μm 미만인 경우 일반적으로 얇은 동박을 취급하기가 어렵습니다.초박형 동박(3~5μm) 기판과 캐리어에 부착된 초박형 동박이 필요하다.

현재의 미세한 선은 더 얇은 동박 외에도 동박 표면의 거칠기가 낮아야 합니다.일반적으로 동박과 기판 사이의 결합력을 향상시키고 도체 박리 강도를 확보하기 위해 동박층을 거칠게 처리한다.기존 동박의 거칠기는 5μm보다 큽니다.동박의 거친 피크를 기판에 매립하면 박리 저항이 향상되지만, 라인 에칭 시 배선의 정밀도를 제어하기 위해 매립 기판의 피크가 남게 되어 배선 간 단락이 발생하거나 절연성이 저하되기 쉽습니다. , 이는 미세한 라인에 매우 중요합니다.특히 줄이 심각합니다.따라서 거칠기가 낮은(3μm 미만) 구리박과 더 낮은 거칠기(1.5μm)가 필요합니다.

1.2 적층 유전체 시트 수요

HDI 보드의 기술적 특징은 빌드업 공정(BuildingUpProcess)이나 일반적으로 사용되는 수지 코팅 동박(RCC) 또는 반경화 에폭시 유리포와 동박을 적층한 층은 미세한 라인을 구현하기 어렵다는 점입니다.현재는 SAP(Semi-Additive Method)나 MSAP(Improved Semi-Processed Method)가 채택되는 경향이 있는데, 즉 절연유전체막을 사용하여 적층한 후 무전해 구리도금을 사용하여 구리를 형성하는 방식이다. 도체층.구리층이 매우 얇기 때문에 미세한 라인을 형성하기 쉽습니다.

세미애디티브 방식의 핵심 포인트 중 하나는 유전체를 적층하는 것이다.고밀도 미세 라인의 요구 사항을 충족하기 위해 적층 재료는 유전체 전기 특성, 절연성, 내열성, 결합력 등의 요구 사항은 물론 HDI 보드의 공정 적응성을 제시합니다.현재 국제 HDI 적층 미디어 재료는 주로 Japan Ajinomoto Company의 ABF/GX 시리즈 제품으로, 다양한 경화제와 에폭시 수지를 사용하여 무기 분말을 첨가하여 재료의 강성을 향상시키고 CTE 및 유리 섬유 천을 줄입니다. 강성을 높이는 데에도 사용됩니다..일본 세키수이화학(Sekisui Chemical Company)의 유사한 박막 라미네이트 소재도 있으며, 대만 산업기술연구소도 이러한 소재를 개발했다.ABF 재료도 지속적으로 개선되고 개발됩니다.차세대 적층 재료는 특히 낮은 표면 거칠기, 낮은 열팽창, 낮은 유전 손실 및 얇은 강성 강화를 요구합니다.

글로벌 반도체 패키징 분야에서는 IC 패키징 기판이 세라믹 기판을 유기 기판으로 대체하고 있습니다.플립칩(FC) 패키징 기판의 피치는 점점 작아지고 있습니다.현재 일반적인 선폭/선 간격은 15μm이며, 앞으로는 더 얇아질 것입니다.다층 캐리어의 성능은 주로 낮은 유전 특성, 낮은 열팽창 계수 및 높은 내열성을 요구하며 성능 목표 달성을 기반으로 한 저가형 기판 추구를 요구합니다.현재 미세 회로의 대량 생산은 기본적으로 적층 절연체와 얇은 동박의 MSPA 공정을 채택합니다.SAP 공법을 이용하여 L/S 10μm 이하의 회로패턴을 제작합니다.

PCB의 밀도가 높아지고 얇아지면서 HDI 보드 기술은 코어 포함 라미네이트에서 코어리스 Anylayer 상호 연결 라미네이트(Anylayer)로 진화했습니다.동일한 기능을 가진 모든 레이어 상호 연결 라미네이트 HDI 보드는 코어 포함 라미네이트 HDI 보드보다 우수합니다.면적과 두께를 약 25% 정도 줄일 수 있다.이들은 더 얇은 물질을 사용하고 유전층의 우수한 전기적 특성을 유지해야 합니다.

2 고주파 및 고속 수요

전자통신 기술은 유선에서 무선까지, 저주파·저속부터 고주파·고속까지 다양하다.현재 휴대폰 성능은 4G에 진입했으며 5G, 즉 전송 속도가 빨라지고 전송 용량이 커지는 방향으로 나아갈 것입니다.글로벌 클라우드 컴퓨팅 시대의 도래로 데이터 트래픽이 2배로 늘어났고, 고주파·초고속 통신 장비는 피할 수 없는 추세다.PCB는 고주파 및 고속 전송에 적합합니다.회로 설계 시 신호 간섭 및 손실을 줄이고, 신호 무결성을 유지하며, 설계 요구 사항을 충족하도록 PCB 제조를 유지하는 것 외에도 고성능 기판을 보유하는 것이 중요합니다.

PCB 증가 속도 및 신호 무결성 문제를 해결하기 위해 설계 엔지니어는 주로 전기 신호 손실 특성에 중점을 둡니다.기판 선택의 핵심 요소는 유전율(Dk)과 유전손실(Df)입니다.Dk가 4보다 낮고 Df0.010이면 중간 Dk/Df 적층이고, Dk가 3.7보다 낮고 Df0.005가 낮으면 낮은 Dk/Df급 적층이 되어 현재는 다양한 기판이 있습니다. 선택할 수 있는 시장에 진입합니다.

현재 가장 일반적으로 사용되는 고주파 회로 기판 기판은 주로 불소계 수지, 폴리페닐렌 에테르(PPO 또는 PPE) 수지 및 변성 에폭시 수지입니다.폴리테트라플루오로에틸렌(PTFE)과 같은 불소 기반 유전체 기판은 유전 특성이 가장 낮으며 일반적으로 5GHz 이상에서 사용됩니다.또한 수정된 에폭시 FR-4 또는 PPO 기판도 있습니다.

위에서 언급한 수지 및 기타 절연 재료 외에도 도체 구리의 표면 거칠기(프로파일)도 신호 전송 손실에 영향을 미치는 중요한 요소이며 이는 표피 효과(SkinEffect)의 영향을 받습니다.표피 효과란 고주파 신호 전송 시 전선에 발생하는 전자기 유도 현상으로 전선 단면 중앙에 인덕턴스가 커서 전류나 신호가 전선 표면에 집중되는 경향이 있다.도체의 표면 거칠기는 전송 신호의 손실에 영향을 미치며 매끄러운 표면의 손실은 작습니다.

동일한 주파수에서 구리 표면의 거칠기가 클수록 신호 손실도 커집니다.따라서 실제 생산에서는 표면 구리 두께의 거칠기를 최대한 조절하려고 노력합니다.거칠기는 결합력에 영향을 주지 않고 가능한 한 작습니다.특히 10GHz 이상의 신호에 적합합니다.10GHz에서는 동박 거칠기가 1μm 미만이어야 하며, 초평면 동박(표면 거칠기 0.04μm)을 사용하는 것이 좋습니다.동박의 표면 거칠기는 적절한 산화 처리 및 접착 수지 시스템과 결합되어야 합니다.가까운 미래에는 윤곽선이 거의 없는 수지 코팅 동박이 나올 것이며, 이는 박리 강도가 더 높고 유전 손실에 영향을 미치지 않습니다.