인터레이어 커패시턴스가 충분히 크지 않으면 전기장은 보드의 비교적 넓은 영역에 분포되어 인터레이어 임피던스가 줄어들고 리턴 전류가 상단 레이어로 다시 흐를 수 있습니다. 이 경우,이 신호에 의해 생성 된 필드는 근처 변화하는 층 신호의 필드를 방해 할 수있다. 이것은 우리가 기대했던 것이 아닙니다. 불행히도 0.062 인치의 4 층 보드에서 층은 멀리 떨어져 있고 인터레이어 커패시턴스는 작습니다.
배선이 레이어 1에서 레이어 4로 또는 그 반대로 변경되면이 문제가 그림으로 표시됩니다.

다이어그램은 신호가 레이어 1에서 레이어 4 (빨간색 선)로 추적 할 때 리턴 전류도 평면 (파란색 선)을 변경해야 함을 보여줍니다. 신호의 주파수가 충분히 높고 평면이 서로 가까이 있으면, 리턴 전류는 접지 층과 전력 층 사이에 존재하는 인터레이어 커패시턴스를 통해 흐를 수 있습니다. 그러나 반환 전류에 대한 직접 전도성 연결이 없기 때문에 반환 경로가 중단 되며이 중단을 아래 그림과 같이 표시된 평면 간의 임피던스로 생각할 수 있습니다.

인터레이어 커패시턴스가 충분히 크지 않으면 전기장은 보드의 비교적 넓은 영역에 분포되어 인터레이어 임피던스가 줄어들고 리턴 전류가 상단 레이어로 다시 흐를 수 있습니다. 이 경우,이 신호에 의해 생성 된 필드는 근처 변화하는 층 신호의 필드를 방해 할 수있다. 이것은 우리가 기대했던 것이 아닙니다. 불행히도, 0.062 인치의 4 층 보드에서 층은 멀리 떨어져 있으며 (적어도 0.020 인치), 계층 커패시턴스는 작습니다. 결과적으로, 위에서 설명한 전기장 간섭이 발생합니다. 이것은 신호 무결성 문제를 일으킬 수는 없지만 더 많은 EMI를 생성 할 것입니다. 이것이 캐스케이드를 사용할 때 특히 시계와 같은 고주파 신호의 경우 레이어를 변경하지 않는 이유입니다.
전환 패스 홀 근처의 디커플링 커패시터를 추가하여 아래 그림과 같이 표시되는 리턴 전류에 의해 경험되는 임피던스를 줄이는 것이 일반적입니다. 그러나,이 분리 커패시터는 자체 가상파 주파수가 낮기 때문에 VHF 신호에 비효율적입니다. 200-300 MHz보다 높은 주파수를 갖는 AC 신호의 경우 커패시터 디퍼 커플 링에 의존하여 저임금 반환 경로를 만들 수 없습니다. 따라서 더 높은 주파수를 위해 분리 커패시터 (200-300 MHz 미만)와 비교적 큰 인터 보드 커패시터가 필요합니다.

이 문제는 키 신호의 레이어를 변경하지 않음으로써 피할 수 있습니다. 그러나 4 층 보드의 작은 인터 보드 커패시턴스는 또 다른 심각한 문제라는 전력 전송으로 이어집니다. 클럭 디지털 IC는 일반적으로 큰 과도 전원 공급 장치 전류가 필요합니다. IC 출력의 상승/하락 시간이 감소함에 따라 더 높은 속도로 에너지를 전달해야합니다. 전하 소스를 제공하기 위해, 우리는 일반적으로 각 논리 IC에 매우 가까운 디커플링 커패시터를 배치합니다. 그러나 문제가 있습니다. 우리가 자체 소개 주파수를 넘어서면 커플 링 커패시터는 에너지를 효율적으로 저장하고 전달할 수 없습니다.이 주파수에서 커패시터는 인덕터처럼 작용하기 때문입니다.
오늘날 대부분의 ICS는 빠른 상승/가을 시간 (약 500ps)을 가지므로 디커플링 커패시터보다 자체 저기 주파수가 높은 추가 분리 구조가 필요합니다. 회로 보드의 인터레이어 커패시턴스는 층이 충분한 커패시턴스를 제공하기에 충분히 가까워지면 효과적인 분리 구조 일 수 있습니다. 따라서, 일반적으로 사용되는 디커플링 커패시터 외에도, 우리는 Digital IC에 일시적인 전력을 제공하기 위해 밀접하게 간격을 두는 전력 계층과 접지 레이어를 사용하는 것이 좋습니다.
공통 회로 보드 제조 공정으로 인해 일반적으로 4 층 보드의 두 번째 층과 세 번째 층 사이에 얇은 절연체가 없습니다. 두 번째 층과 세 번째 층 사이에 얇은 절연체가있는 4 층 보드는 기존의 4 층 보드보다 훨씬 더 비쌉니다.