PCB 디자인에서 전자기 호환성 (EMC) 및 관련 전자기 간섭 (EMI)은 항상 엔지니어가 두통을 일으킨 두 가지 주요 문제로, 특히 오늘날의 회로 보드 설계 및 구성 요소 포장에서 수축하고 있으며 OEM은 고속 시스템 상황이 필요합니다.

1. Crosstalk 및 배선이 핵심 포인트입니다

배선은 전류의 정상적인 흐름을 보장하기 위해 특히 중요합니다. 전류가 발진기 또는 기타 유사한 장치에서 나오는 경우, 전류를 접지 평면과 분리하거나 다른 트레이스와 평행하게 실행하지 않는 것이 특히 중요합니다. 2 개의 병렬 고속 신호는 EMC 및 EMI, 특히 Crosstalk를 생성합니다. 저항 경로는 가장 짧아야하며 반환 전류 경로는 가능한 한 짧아야합니다. 리턴 경로 추적의 길이는 보내기 트레이스의 길이와 동일해야합니다.

EMI의 경우 하나는 "침해 배선"이라고하고 다른 하나는 "피해자 배선"입니다. 인덕턴스 및 커패시턴스의 결합은 전자기장의 존재로 인해 "희생자"트레이스에 영향을 미쳐서 "희생자 추적"에서 전방 및 역전 전류를 생성합니다. 이 경우, 신호의 전송 길이와 수신 길이가 거의 동일 인 안정적인 환경에서 잔물결이 생성됩니다.

균형 잡힌 안정된 배선 환경에서 유도 된 전류는 크로스 스토크를 제거하기 위해 서로를 취소해야합니다. 그러나 우리는 불완전한 세상에 있으며 그러한 일은 일어나지 않을 것입니다. 따라서 우리의 목표는 모든 흔적의 크로스 토크를 최소로 유지하는 것입니다. 평행선 사이의 너비가 선의 너비의 두 배인 경우 크로스 토크의 효과를 최소화 할 수 있습니다. 예를 들어, 흔적 폭이 5 밀인 인 경우 두 평행 한 런닝 트레이스 사이의 최소 거리는 10mm 이상이어야합니다.

새로운 재료와 새로운 구성 요소가 계속 나타나면 PCB 설계자는 전자기 호환성 및 간섭 문제를 계속 처리해야합니다.

2. 커패시터 디케이플링

커패시터 디퍼링은 Crosstalk의 부작용을 줄일 수 있습니다. 낮은 AC 임피던스를 보장하고 소음과 크로스 토크를 줄이기 위해 전원 공급 장치 핀과 장치의 접지 핀 사이에 위치해야합니다. 넓은 주파수 범위에 걸쳐 낮은 임피던스를 달성하려면 다중 디커플링 커패시터를 사용해야합니다.

커플 링 커패시터를 배치하기위한 중요한 원칙은 커패시턴스 값이 가장 작은 커패시터가 트레이스에 대한 인덕턴스 효과를 줄이기 위해 가능한 한 장치에 가깝게되어야한다는 것입니다. 이 특정 커패시터는 가능한 한 장치의 전원 핀 또는 전원 추적에 가깝고 커패시터의 패드를 VIA 또는 접지 평면에 직접 연결합니다. 트레이스가 길면 다중 VIA를 사용하여 지상 임피던스를 최소화하십시오.

3. PCB를 접지하십시오

EMI를 줄이는 중요한 방법은 PCB 접지 평면을 설계하는 것입니다. 첫 번째 단계는 PCB 회로 보드의 총 면적 내에서 접지 영역을 가능한 한 크게 만드는 것입니다. 각 구성 요소를 접지 지점 또는 접지 평면에 연결할 때는 특별한주의를 기울여야합니다. 이 작업이 수행되지 않으면 신뢰할 수있는 접지 평면의 중화 효과는 완전히 활용되지 않습니다.

특히 복잡한 PCB 설계에는 몇 가지 안정적인 전압이 있습니다. 이상적으로는 각 기준 전압에는 자체 대응 접지 평면이 있습니다. 그러나 지상층이 너무 많으면 PCB의 제조 비용이 증가하고 가격이 너무 높아집니다. 타협은 3 ~ 5 개의 다른 위치에 지상 비행기를 사용하는 것이며, 각 접지 평면에는 여러 개의 접지 부품이 포함될 수 있습니다. 이는 회로 보드의 제조 비용을 제어 할뿐만 아니라 EMI 및 EMC도 줄입니다.

EMC를 최소화하려면 낮은 임피던스 접지 시스템이 매우 중요합니다. 다층 PCB에서는 구리 도둑질 또는 산란 된 접지 평면보다는 신뢰할 수있는 접지 평면을 갖는 것이 가장 좋으며, 임피던스가 낮고 현재 경로를 제공 할 수 있기 때문에 최상의 리버스 신호 소스입니다.

신호가지면으로 돌아 오는 시간도 매우 중요합니다. 신호와 신호 소스 사이의 시간은 동일해야합니다. 그렇지 않으면 안테나와 같은 현상을 생성하여 방사 에너지를 EMI의 일부로 만듭니다. 마찬가지로, 신호 소스로 전류를 전달하는 트레이스는 가능한 한 짧아야합니다. 소스 경로의 길이와 리턴 경로가 같지 않으면 접지 바운스가 발생하여 EMI도 생성됩니다.

4. 90 ° 각도를 피하십시오

EMI를 줄이려면 배선, vias 및 기타 구성 요소가 90 ° 각도를 형성하는 것을 피하십시오. 직각은 방사선이 발생하기 때문입니다. 이 모퉁이에서 커패시턴스가 증가하고 특징적인 임피던스도 변해 반사와 EMI로 이어집니다. 90 ° 각도를 피하려면 트레이스를 최소한 2 개의 45 ° 각도로 모서리로 라우팅해야합니다.

5.주의해서 VIAS를 사용하십시오

거의 모든 PCB 레이아웃에서 VIA는 다른 층 간의 전도성 연결을 제공하는 데 사용해야합니다. VIAS가 인덕턴스와 커패시턴스를 생성하기 때문에 PCB 레이아웃 엔지니어는 특히주의해야합니다. 어떤 경우에는, 그것들은 또한 미량에서 VIA가 만들어 질 때 특성 임피던스가 변하기 때문에 반사를 생성 할 것입니다.

또한 VIAS는 흔적의 길이를 증가시키고 일치해야한다는 것을 기억하십시오. 차동 흔적이라면 VIA는 가능한 한 많이 피해야합니다. 피할 수없는 경우 두 트레이스에서 VIA를 사용하여 신호 및 리턴 경로의 지연을 보상하십시오.

6. 케이블 및 물리적 차폐

디지털 회로 및 아날로그 전류를 운반하는 케이블은 기생 커패시턴스 및 인덕턴스를 생성하여 많은 EMC 관련 문제를 야기합니다. 트위스트 페어 케이블을 사용하면 커플 링 레벨이 낮게 유지되고 생성 된 자기장이 제거됩니다. 고주파 신호의 경우 차폐 케이블을 사용해야하며 케이블의 전면과 뒷면을 접지하여 EMI 간섭을 제거해야합니다.

물리적 차폐는 EMI가 PCB 회로에 들어가는 것을 방지하기 위해 금속 패키지로 시스템의 전체 또는 일부를 감싸는 것입니다. 이러한 종류의 차폐는 폐쇄 된 접지 전도성 용기와 같으며 안테나 루프 크기를 줄이고 EMI를 흡수합니다.