მიკროსქემის დაფა აჩვენებს ცუდ დაკონსერვებას SMT წარმოების დროს. ზოგადად, ცუდი tinning დაკავშირებულია შიშველი PCB ზედაპირის სისუფთავესთან. თუ არ არის ჭუჭყიანი, ძირითადად არ იქნება ცუდი დაკონსერვება. მეორე, tinning როდესაც ნაკადი თავად ცუდი, ტემპერატურა და ასე შემდეგ. მაშ, რა არის ძირითადი გამოვლინებები ელექტრო კალის საერთო დეფექტების მიკროსქემის დაფის წარმოებასა და დამუშავებაში? როგორ მოვაგვაროთ ეს პრობლემა წარდგენის შემდეგ?
1. სუბსტრატის ან ნაწილების თუნუქის ზედაპირი დაჟანგულია და სპილენძის ზედაპირი დუნდება.
2. მიკროსქემის ზედაპირზე არის ფანტელები თუნუქის გარეშე, დაფის ზედაპირზე დაფარვის ფენას აქვს ნაწილაკების მინარევები.
3. მაღალი პოტენციალის საფარი უხეშია, არის წვის ფენომენი და დაფის ზედაპირზე არის ფანტელები თუნუქის გარეშე.
4. მიკროსქემის ზედაპირი დამაგრებულია ცხიმით, მინარევებით და სხვა სხვადასხვა ნივთებით, ან არის ნარჩენი სილიკონის ზეთი.
5. დაბალი პოტენციალის ხვრელების კიდეებზე აშკარაა ნათელი კიდეები, ხოლო მაღალი პოტენციალის საფარი უხეში და დამწვარია.
6. დაფარვა ერთ მხარეს დასრულებულია, მეორე მხარეს კი ღარიბია და დაბალი პოტენციალის ხვრელის კიდეზე აშკარად ნათელი კიდეა.
7. PCB დაფა არ არის გარანტირებული, რომ დააკმაყოფილებს ტემპერატურას ან დროს შედუღების პროცესში, ან ნაკადი არ არის გამოყენებული სწორად.
8. სქემის დაფის ზედაპირზე გარსში არის ნაწილაკების მინარევები, ან სუბსტრატის წარმოების პროცესის დროს მიკროსქემის ზედაპირზე რჩება დამფქვავი ნაწილაკები.
9. დაბალი პოტენციალის დიდი ფართობი არ შეიძლება თუნუქით მოოქროვილი, ხოლო მიკროსქემის დაფის ზედაპირს აქვს დახვეწილი მუქი წითელი ან წითელი ფერი, ერთ მხარეს სრული საფარით და მეორეზე ცუდი საფარით.