אי הבנה 4: עיצוב בעל כוח נמוך

טעות נפוצה 17: אותות אוטובוס אלה נמשכים כולם על ידי נגדים, כך שאני מרגיש הקלה.

פיתרון חיובי: ישנן סיבות רבות לכך שצריך למשוך אותות למעלה ולמטה, אך לא את כולם צריכים למשוך. הנגד הנשיכה והנשיכה מושך אות קלט פשוט, והזרם פחות מעשרות מיקרו-אימפרס, אך כאשר נמשך אות מונע, הזרם יגיע לרמת המיליאמפ. למערכת הנוכחית יש לעתים קרובות 32 ביטים של נתוני כתובות כל אחד, ויכולים להיות אם האוטובוס המבודד של 244/245 יועברו ואותות אחרים, ייצמדו כמה וואט של צריכת חשמל על נגדים אלה (אל תשתמשו במושג של 80 סנט לקילוואט כדי לטפל בוואטים מעטים של צריכת חשמל, הסיבה היא המראה למטה).

טעות נפוצה 18: המערכת שלנו מופעלת על ידי 220 וולט, ולכן איננו צריכים לדאוג לצריכת חשמל.

פיתרון חיובי: תכנון בעל עוצמה נמוכה הוא לא רק לחיסכון בחשמל, אלא גם להפחתת עלות מודולי הכוח ומערכות הקירור, והפחתת הפרעה של קרינה אלקטרומגנטית ורעש תרמי עקב הפחתת הזרם. ככל שהטמפרטורה של המכשיר פוחתת, חיי המכשיר מורחבים בהתאמה (טמפרטורת ההפעלה של מכשיר מוליכים למחצה עולה ב -10 מעלות, והחיים מתקצרים במחצית). יש לקחת בחשבון את צריכת החשמל בכל עת.

טעות נפוצה 19: צריכת החשמל של השבבים הקטנים הללו נמוכה מאוד, אל תדאג.

פיתרון חיובי: קשה לקבוע את צריכת החשמל של השבב הפנימי שאינו מסובך מדי. זה נקבע בעיקר על ידי הזרם בסיכה. ABT16244 צורך פחות מ- 1 mA ללא עומס, אך המחוון שלו הוא כל סיכה. זה יכול להניע עומס של 60 מא (כמו התאמת התנגדות של עשרות אוהם), כלומר צריכת החשמל המרבית של עומס מלא יכולה להגיע ל 60*16 = 960mA. כמובן שרק זרם אספקת החשמל כה גדול, והחום נופל על העומס.

 

טעות נפוצה 20: כיצד להתמודד עם יציאות קלט/פלט שלא נעשה בו שימוש של CPU ו- FPGA? אתה יכול להשאיר אותו ריק ולדבר על זה אחר כך.

פיתרון חיובי: אם יציאות הקלט/פלט שאינן מנוצלות נותרו צפות, הן עלולות להיות מתנדנדות שוב ושוב עם אותות קלט עם מעט הפרעות מהעולם החיצון, וצריכת החשמל של מכשירי MOS תלויה בעצם במספר כפכפי מעגל השער. אם הוא נמשך, לכל סיכה יהיה גם זרם מיקרו -אמפרה, כך שהדרך הטובה ביותר היא להגדיר אותו כפלט (כמובן, לא ניתן לחבר אותות אחרים עם נהיגה כלפי חוץ).

טעות נפוצה 21: נותרו כל כך הרבה דלתות ב- FPGA זה, כך שתוכלו להשתמש בה.

פיתרון חיובי: צריכת החשמל של FGPA היא פרופורציונאלית למספר הכפכפים המשמשים ולמספר ההכפכפים, כך שצריכת החשמל של אותו סוג FPGA במעגלים שונים וזמנים שונים עשויה להיות שונה פי 100. צמצום מספר כפכפי ההכפכפים לדפדוף במהירות גבוהה הוא הדרך הבסיסית להפחתת צריכת החשמל של ה- FPGA.

טעות נפוצה 22: לזיכרון יש כל כך הרבה אותות בקרה. הלוח שלי רק צריך להשתמש ב- OE ואנחנו מאותת. יש לבסס את שבח השבבים, כך שהנתונים ייצאו הרבה יותר מהר במהלך פעולת הקריאה.

פיתרון חיובי: צריכת החשמל של מרבית הזיכרונות כאשר בחירת השבבים תקפה (ללא קשר ל- OE ואנחנו) תהיה גדולה פי מאה יותר מאשר כאשר בחירת השבבים אינה תקפה. לכן יש להשתמש במדעי המחשב כדי לשלוט על השבב ככל האפשר, ויש לעמוד בדרישות אחרות. אפשר לקצר את רוחב הדופק Select Chip.

טעות נפוצה 23: הפחתת צריכת החשמל היא תפקיד אנשי חומרה, ואין לו שום קשר לתוכנה.

פיתרון חיובי: החומרה היא רק שלב, אך התוכנה היא המבצעת. הגישה של כמעט כל שבב באוטובוס וההפוך של כל אות נשלטים כמעט על ידי התוכנה. אם התוכנה יכולה להפחית את מספר הגישות לזיכרון החיצוני (באמצעות משתני רישום רבים יותר, שימוש רב יותר במטמון פנימי וכו '), תגובה מתוזמנת להפרעות (לעתים קרובות הפרעות הן פעילות ברמה נמוכה עם נגדי משיכה), ומדדים ספציפיים אחרים עבור לוחות ספציפיים יתרמו מאוד להפחתת צריכת החשמל. כדי שהלוח יפנה היטב, יש לתפוס את החומרה והתוכנה בשתי הידיים!

טעות נפוצה 24: מדוע האותות הללו הם חריגים? כל עוד המשחק טוב, ניתן לבטל אותו.

פיתרון חיובי: למעט כמה אותות ספציפיים (כגון 100BASE-T, CML), יש יתר על המידה. כל עוד הוא לא גדול במיוחד, זה לא בהכרח צריך להתאים. גם אם זה מתאים, הוא לא בהכרח תואם את הטוב ביותר. לדוגמה, עכבת הפלט של TTL היא פחות מ- 50 אוהם, וחלקם אפילו 20 אוהם. אם נעשה שימוש בהתנגדות תואמת כה גדולה, הזרם יהיה גדול מאוד, צריכת החשמל לא תהיה מקובלת, ומשרעת האות תהיה קטנה מכדי לשימוש. חוץ מזה, עכבת הפלט של האות הכללי בעת יציאת רמה גבוהה ויציאה ברמה נמוכה אינה זהה, וניתן גם להשיג התאמה מלאה. לפיכך, ההתאמה של TTL, LVDs, 422 ואותות אחרים יכולה להיות מקובלת כל עוד מושגת החריפה.