Dibandingkan dengan LDO, rangkaian DC-DC jauh lebih kompleks dan berisik, serta persyaratan tata letak dan tata letaknya lebih tinggi. Kualitas tata letak secara langsung mempengaruhi kinerja DC-DC, sehingga sangat penting untuk memahami tata letak DC-DC

1. Tata letak yang buruk
●EMI, pin SW DC-DC akan memiliki dv/dt yang lebih tinggi, dv/dt yang relatif tinggi akan menyebabkan interferensi EMI yang relatif besar;
●Kebisingan tanah, saluran tanah yang tidak bagus, akan menghasilkan kebisingan peralihan yang relatif besar pada kabel tanah, dan kebisingan ini akan mempengaruhi bagian lain dari rangkaian;
●Penurunan tegangan terjadi pada kabel. Jika kabel terlalu panjang, penurunan tegangan akan terjadi pada kabel, dan efisiensi seluruh DC-DC akan berkurang.

2. Prinsip umum
●Ganti rangkaian arus besar sependek mungkin;
●Sinyal ground dan ground arus tinggi (power ground) dirutekan secara terpisah dan dihubungkan dalam satu titik pada chip GND

①Simpul peralihan pendek
LOOP1 berwarna merah pada gambar di bawah merupakan arah aliran arus pada saat pipa DC-DC sisi tinggi hidup dan pipa sisi rendah mati. LOOP2 Hijau adalah arah aliran arus ketika pipa sisi tinggi ditutup dan pipa sisi rendah dibuka;

Untuk membuat kedua loop sekecil mungkin dan mengurangi interferensi, prinsip-prinsip berikut harus diikuti:

●Induktansi sedekat mungkin dengan pin SW;
●Masukkan kapasitansi sedekat mungkin dengan pin VIN;
●Arde kapasitor input dan output harus dekat dengan pin PGND.
●Gunakan cara memasang kawat tembaga;

Mengapa Anda melakukan itu?

●Saluran yang terlalu halus dan terlalu panjang akan meningkatkan impedansi, dan arus yang besar akan menghasilkan tegangan riak yang relatif tinggi pada impedansi yang besar ini;
●Kabel yang terlalu halus dan terlalu panjang akan meningkatkan induktansi parasit, dan kebisingan sakelar kopling pada induktansi akan mempengaruhi stabilitas DC-DC dan menyebabkan masalah EMI.
●Kapasitas dan impedansi parasit akan meningkatkan kerugian switching dan kerugian on-off serta mempengaruhi efisiensi DC-DC

② landasan titik tunggal
Pembumian titik tunggal mengacu pada pembumian titik tunggal antara pembumian sinyal dan pembumian listrik. Akan ada gangguan peralihan yang relatif besar pada ground listrik, sehingga perlu dihindari interferensi pada sinyal kecil yang sensitif, seperti pin umpan balik FB.

●Arde arus tinggi: L, Cin, Cout, Cboot terhubung ke jaringan ground arus tinggi;
●Arde arus rendah: Css, Rfb1, Rfb2 terhubung secara terpisah ke jaringan ground sinyal;

Berikut ini adalah tata letak papan pengembangan TI. Merah adalah jalur arus ketika tabung atas dibuka, dan biru adalah jalur arus ketika tabung bawah dibuka. Tata letak berikut memiliki keuntungan sebagai berikut:

●GND kapasitor masukan dan keluaran dihubungkan dengan tembaga. Saat memasang potongan, tanah keduanya harus disatukan sejauh mungkin.
●Jalur Dc-Dc-ton dan Toff saat ini sangat pendek;
●Sinyal kecil di sebelah kanan adalah grounding satu titik, yang jauh dari pengaruh kebisingan sakelar arus besar di sebelah kiri;

3. Contoh

Tata letak rangkaian BUCK DC-DC tipikal diberikan di bawah ini, dan poin-poin berikut diberikan dalam SPEC:
●Kapasitor masukan, tabung MOS tepi tinggi, dan dioda membentuk loop switching yang sekecil dan sependek mungkin;
●Masukkan kapasitansi sedekat mungkin dengan pin Vin Pin;
●Pastikan semua koneksi umpan balik pendek dan langsung, dan resistor umpan balik serta elemen kompensasi berada sedekat mungkin dengan chip;
●SW jauh dari sinyal sensitif seperti FB;
●Hubungkan VIN, SW, dan terutama GND secara terpisah ke area tembaga besar untuk mendinginkan chip dan meningkatkan kinerja termal serta keandalan jangka panjang;

4. Ringkaslah

Tata letak rangkaian DC-DC sangat penting, yang secara langsung mempengaruhi stabilitas kerja dan kinerja DC-DC. Secara umum, SPEC chip DC-DC akan memberikan panduan tata letak yang dapat dijadikan acuan untuk desain.