Kesalahan Umum 17: Sinyal bus ini semuanya ditarik oleh resistor, jadi saya merasa lega.

Solusi positif: Ada banyak alasan mengapa sinyal perlu ditarik ke atas dan ke bawah, tetapi tidak semuanya perlu ditarik. Resistor pull-up dan pull-down menarik sinyal input sederhana, dan arus kurang dari puluhan mikroampere, tetapi ketika sinyal yang digerakkan ditarik, arus akan mencapai level miliamp. Sistem saat ini sering memiliki 32 bit data alamat masing-masing, dan mungkin ada jika bus terisolasi 244/245 dan sinyal lainnya ditarik ke atas, beberapa watt konsumsi daya akan dikonsumsi pada resistor ini (jangan gunakan konsep 80 sen per kilowatt-hour untuk mengobati beberapa watt konsumsi daya ini, alasannya adalah ke bawah).

Kesalahan Umum 18: Sistem kami ditenagai oleh 220V, jadi kami tidak perlu peduli dengan konsumsi daya.

Solusi Positif: Desain Daya Rendah tidak hanya untuk daya penghematan, tetapi juga untuk mengurangi biaya modul daya dan sistem pendingin, dan mengurangi gangguan radiasi elektromagnetik dan kebisingan termal karena pengurangan arus. Ketika suhu perangkat berkurang, umur perangkat secara bersamaan diperpanjang (suhu operasi perangkat semikonduktor meningkat 10 derajat, dan umurnya dipersingkat setengah). Konsumsi daya harus dipertimbangkan kapan saja.

Kesalahan Umum 19: Konsumsi daya chip kecil ini sangat rendah, jangan khawatir.

Solusi positif: Sulit untuk menentukan konsumsi daya chip secara internal tidak terlalu rumit. Ini terutama ditentukan oleh arus pada pin. A ABT16244 mengkonsumsi kurang dari 1 mA tanpa beban, tetapi indikatornya adalah masing -masing pin. Ini dapat mendorong beban 60 mA (seperti mencocokkan resistensi puluhan ohm), yaitu, konsumsi daya maksimum dari beban penuh dapat mencapai 60*16 = 960mA. Tentu saja, hanya arus catu daya yang begitu besar, dan panasnya jatuh pada beban.

Kesalahan Umum 20: Bagaimana menghadapi port I/O CPU dan FPGA yang tidak digunakan ini? Anda dapat membiarkannya kosong dan membicarakannya nanti.

Solusi Positif: Jika port I/O yang tidak digunakan dibiarkan mengambang, mereka dapat berulang kali berulang kali berosilasi sinyal input dengan sedikit gangguan dari dunia luar, dan konsumsi daya perangkat MOS pada dasarnya tergantung pada jumlah flip sirkuit gerbang. Jika ditarik ke atas, setiap pin juga akan memiliki arus mikro, jadi cara terbaik adalah dengan mengaturnya sebagai output (tentu saja, tidak ada sinyal lain dengan mengemudi yang dapat dihubungkan ke luar).

Kesalahan Umum 21: Ada begitu banyak pintu yang tersisa di FPGA ini, sehingga Anda dapat menggunakannya.

Solusi positif: Konsumsi daya FGPA sebanding dengan jumlah sandal jepit yang digunakan dan jumlah flip, sehingga konsumsi daya dari jenis FPGA yang sama di sirkuit yang berbeda dan waktu yang berbeda mungkin 100 kali berbeda. Meminimalkan jumlah sandal jepit untuk membalik kecepatan tinggi adalah cara mendasar untuk mengurangi konsumsi daya FPGA.

Kesalahan Umum 22: Memori memiliki begitu banyak sinyal kontrol. Papan saya hanya perlu menggunakan OE dan kami memberi sinyal. Pilihan chip harus dibumikan, sehingga data keluar lebih cepat selama operasi baca.

Solusi positif: Konsumsi daya sebagian besar ingatan ketika pemilihan chip valid (terlepas dari OE dan kami) akan lebih dari 100 kali lebih besar daripada ketika pemilihan chip tidak valid. Oleh karena itu, CS harus digunakan untuk mengontrol chip sebanyak mungkin, dan persyaratan lain harus dipenuhi. Dimungkinkan untuk memperpendek lebar pulsa pilih chip.

Kesalahan Umum 23: Mengurangi konsumsi daya adalah pekerjaan personel perangkat keras, dan tidak ada hubungannya dengan perangkat lunak.

Solusi Positif: Perangkat keras hanyalah tahap, tetapi perangkat lunaknya adalah pemainnya. Akses hampir setiap chip di bus dan flip setiap sinyal hampir dikendalikan oleh perangkat lunak. Jika perangkat lunak dapat mengurangi jumlah akses ke memori eksternal (menggunakan lebih banyak variabel register, lebih banyak penggunaan cache internal, dll.), Respons tepat waktu terhadap interupsi (interupsi seringkali aktif tingkat rendah dengan resistor pull-up), dan langkah-langkah spesifik lainnya untuk papan spesifik semuanya akan berkontribusi besar untuk mengurangi konsumsi daya. Agar papan dapat berbelok dengan baik, perangkat keras dan perangkat lunak harus dipahami dengan kedua tangan!

Kesalahan Umum 24: Mengapa sinyal ini overshooting? Selama pertandingan itu bagus, itu bisa dihilangkan.

Solusi positif: Kecuali untuk beberapa sinyal spesifik (seperti 100base-T, CML), ada overshoot. Selama itu tidak terlalu besar, itu tidak perlu dicocokkan. Bahkan jika itu cocok, itu tidak selalu cocok dengan yang terbaik. Misalnya, impedansi output TTL kurang dari 50 ohm, dan beberapa bahkan 20 ohm. Jika resistensi pencocokan yang begitu besar digunakan, arus akan sangat besar, konsumsi daya akan tidak dapat diterima, dan amplitudo sinyal akan terlalu kecil untuk digunakan. Selain itu, impedansi output dari sinyal umum ketika mengeluarkan level tinggi dan mengeluarkan level rendah tidak sama, dan juga dimungkinkan untuk mencapai pencocokan lengkap. Oleh karena itu, pencocokan TTL, LVD, 422 dan sinyal lainnya dapat diterima selama overshoot tercapai.