1. Aspek mana yang harus dimulai debug papan sirkuit?

Sejauh menyangkut sirkuit digital, pertama -tama tentukan tiga hal secara berurutan:

1) Konfirmasikan bahwa semua nilai daya memenuhi persyaratan desain. Beberapa sistem dengan beberapa catu daya mungkin memerlukan spesifikasi tertentu untuk pesanan dan kecepatan catu daya.

2) Konfirmasikan bahwa semua frekuensi sinyal jam berfungsi dengan baik dan tidak ada masalah non-monotonik pada tepi sinyal.

3) Konfirmasi apakah sinyal reset memenuhi persyaratan spesifikasi.

Jika ini normal, chip harus mengirimkan sinyal siklus pertama (siklus). Selanjutnya, debug sesuai dengan prinsip operasi sistem dan protokol bus.

2. Dalam hal ukuran papan sirkuit tetap, jika lebih banyak fungsi perlu ditampung dalam desain, seringkali perlu untuk meningkatkan kepadatan jejak PCB, tetapi ini dapat meningkatkan gangguan timbal balik dari jejak, dan pada saat yang sama, jejaknya terlalu tipis dan impedansi tidak dapat dikurangi, harap perkenalkan keterampilan dalam kecepatan tinggi (> 100mhz) tinggi-tinggi.

Saat merancang PCB berkecepatan tinggi dan kepadatan tinggi, interferensi crosstalk (interferensi crosstalk) benar-benar membutuhkan perhatian khusus, karena memiliki dampak besar pada waktu dan integritas sinyal. Berikut beberapa poin yang perlu diperhatikan:

1) Kontrol kontinuitas dan pencocokan impedansi karakteristik kabel.

Ukuran jarak jejak. Secara umum terlihat bahwa jaraknya dua kali lebar garis. Dimungkinkan untuk mengetahui pengaruh jarak jejak pada waktu dan integritas sinyal melalui simulasi, dan menemukan jarak minimum yang dapat ditoleransi. Hasil dari sinyal chip yang berbeda mungkin berbeda.

2) Pilih metode penghentian yang sesuai.

Hindari dua lapisan yang berdekatan dengan arah kabel yang sama, bahkan jika ada kabel yang saling tumpang tindih, karena jenis crosstalk ini lebih besar dari kabel yang berdekatan pada lapisan yang sama.

Gunakan vias buta/terkubur untuk meningkatkan area jejak. Tetapi biaya produksi dewan PCB akan meningkat. Memang sulit untuk mencapai paralelisme lengkap dan panjang yang sama dalam implementasi aktual, tetapi masih perlu untuk melakukannya.

Selain itu, penghentian diferensial dan penghentian mode umum dapat dicadangkan untuk mengurangi dampak pada waktu dan integritas sinyal.

3. Penyaringan pada catu daya analog sering menggunakan sirkuit LC. Tetapi mengapa efek penyaringan LC lebih buruk dari RC kadang -kadang?

Perbandingan efek penyaringan LC dan RC harus mempertimbangkan apakah pita frekuensi yang akan disaring dan pilihan induktansi sesuai. Karena induktansi induktor (reaktansi) terkait dengan nilai dan frekuensi induktansi. Jika frekuensi kebisingan catu daya rendah, dan nilai induktansi tidak cukup besar, efek penyaringan mungkin tidak sebagus RC.

Namun, biaya menggunakan penyaringan RC adalah bahwa resistor itu sendiri mengkonsumsi energi dan memiliki efisiensi yang buruk, dan memperhatikan kekuatan yang dapat ditahan oleh resistor yang dipilih.