1. Dari aspek manakah DEBUG papan sirkuit harus dimulai?

Mengenai rangkaian digital, pertama-tama tentukan tiga hal secara berurutan:

1) Pastikan semua nilai daya memenuhi persyaratan desain. Beberapa sistem dengan banyak pasokan listrik mungkin memerlukan spesifikasi tertentu untuk urutan dan kecepatan pasokan listrik.

2) Pastikan semua frekuensi sinyal clock berfungsi dengan baik dan tidak ada masalah non-monotonik pada tepi sinyal.

3) Konfirmasikan apakah sinyal reset memenuhi persyaratan spesifikasi.

Jika ini normal, chip harus mengirimkan sinyal siklus (siklus) pertama. Selanjutnya melakukan debug sesuai dengan prinsip pengoperasian sistem dan protokol bus.

2. Dalam kasus ukuran papan sirkuit tetap, jika lebih banyak fungsi perlu diakomodasi dalam desain, seringkali kepadatan jejak PCB perlu ditingkatkan, tetapi hal ini dapat meningkatkan interferensi timbal balik dari jejak tersebut, dan pada saat yang sama. , jejaknya terlalu tipis dan impedansinya tidak dapat dikurangi, mohon perkenalkan keterampilan dalam desain PCB kepadatan tinggi berkecepatan tinggi (>100MHz)?

Saat merancang PCB berkecepatan tinggi dan kepadatan tinggi, interferensi crosstalk (interferensi crosstalk) sangat perlu mendapat perhatian khusus, karena berdampak besar pada timing dan integritas sinyal. Berikut beberapa hal yang perlu diperhatikan:

1) Kontrol kontinuitas dan kesesuaian impedansi karakteristik kabel.

Ukuran jarak jejak. Secara umum terlihat bahwa jaraknya dua kali lebar garis. Pengaruh jarak jejak pada waktu dan integritas sinyal dapat diketahui melalui simulasi, dan menemukan jarak minimum yang dapat ditoleransi. Hasil sinyal chip yang berbeda mungkin berbeda.

2) Pilih metode penghentian yang sesuai.

Hindari dua lapisan yang berdekatan dengan arah pengkabelan yang sama, meskipun ada pengkabelan yang saling tumpang tindih, karena jenis crosstalk ini lebih besar dibandingkan dengan pengkabelan yang berdekatan pada lapisan yang sama.

Gunakan vias buta/terkubur untuk menambah area jejak. Namun biaya produksi papan PCB akan meningkat. Memang sulit untuk mencapai paralelisme penuh dan kesetaraan dalam implementasi aktual, namun hal ini tetap perlu dilakukan.

Selain itu, terminasi diferensial dan terminasi mode umum dapat dicadangkan untuk mengurangi dampak pada waktu dan integritas sinyal.

3. Penyaringan pada catu daya analog sering kali menggunakan rangkaian LC. Namun mengapa terkadang efek pemfilteran LC lebih buruk daripada RC?

Perbandingan efek penyaringan LC dan RC harus mempertimbangkan apakah pita frekuensi yang akan disaring dan pilihan induktansi sudah tepat. Karena induktansi suatu induktor (reaktansi) berkaitan dengan nilai induktansi dan frekuensi. Jika frekuensi kebisingan catu daya rendah dan nilai induktansi tidak cukup besar, efek penyaringan mungkin tidak sebaik RC.

Namun, biaya menggunakan penyaringan RC adalah resistor itu sendiri mengkonsumsi energi dan memiliki efisiensi yang buruk, serta memperhatikan daya yang dapat ditahan oleh resistor yang dipilih.