Ki sa ki koulè a ​​nan tablo a PCB, kòm non an sijere, lè ou jwenn yon tablo PCB, ki pi entwitif la ou ka wè koulè a ​​lwil sou tablo a, ki se sa nou jeneralman, al gade nan kòm koulè a ​​nan tablo a PCB. Koulè komen gen ladan vèt, ble, wouj ak nwa, elatriye.

1. Lank vèt se byen lwen ki pi lajman itilize a, pi long lan nan istwa, ak pi bon mache a nan mache aktyèl la, se konsa vèt yo itilize pa yon gwo kantite manifaktirè kòm koulè prensipal la nan pwodwi yo.

2. Nan sikonstans nòmal, tout pwodwi a tablo PCB gen yo ale nan tablo a fè ak pwosesis SMT pandan pwosesis pwodiksyon an. Lè w ap fè tablo a, gen plizyè pwosesis ki dwe ale nan chanm jòn lan, paske vèt la se nan jòn efè chanm limyè a pi bon pase lòt koulè, men se pa rezon prensipal.

Lè konpozan soudaj nan SMT, PCB a gen yo ale nan pwosesis tankou keratin soude ak plak ak final verifikasyon AOI. Pwosesis sa yo mande pou optik pwezante ak kalibrasyon. Koulè nan background vèt se pi bon pou idantifikasyon an nan enstriman an.

3. Koulè PCB komen yo wouj, jòn, vèt, ble ak nwa. Sepandan, akòz pwoblèm tankou pwosesis pwodiksyon an, pwosesis enspeksyon bon jan kalite a nan anpil liy toujou gen konte sou obsèvasyon an je toutouni ak rekonesans nan travayè yo (nan kou, pi fò nan teknoloji a tès sondaj vole se kounye a itilize). Je yo toujou ap fikse nan tablo a anba limyè fò. Sa a se yon pwosesis travay trè fatigan. Relativman pale, vèt se pi piti a danjere nan je yo, se konsa pi manifaktirè nan mache a kounye a itilize Green PCBs.

4. Prensip la nan ble ak nwa se yo ke yo yo respektivman doped ak eleman tankou Cobalt ak kabòn, ki gen sèten konduktiviti elektrik, ak pwoblèm kout-sikwi gen plis chans yo rive lè pouvwa a sou. Anplis, PCB vèt yo relativman zanmitay anviwònman an, ak nan anviwònman tanperati ki wo lè yo itilize nan mwayen, jeneralman pa gen okenn gaz toksik yo pral lage.

Genyen tou yon ti kantite manifaktirè nan mache a ki itilize ankadreman PCB nwa. Rezon prensipal pou sa a se de rezon:

Sanble pi wo-fen;
Komisyon Konsèy la Nwa se pa fasil wè fil elektrik la, ki pote yon sèten degre nan difikilte pou tablo a kopi;

Kounye a, pi fò nan tablo yo android entegre yo se PCB nwa.

5. Depi premye etap yo nan mitan ak fen nan dènye syèk lan, endistri a te kòmanse peye atansyon sou koulè a ​​nan ankadreman PCB, sitou paske anpil premye-niveau manifaktirè yo te adopte vèt PCB tablo desen koulè pou-wo fen tablo kalite, se konsa moun tou dousman kwè ke PCB si koulè a ​​se vèt, li dwe-wo fen.