Konsepsyon fabrikasyon nan layout PCB ak fil elektrik

Konsènan Layout PCB ak pwoblèm fil elektrik, jodi a nou pa pral pale sou analiz entegrite siyal (SI), analiz konpatibilite elektwomayetik (EMC), analiz entegrite pouvwa (PI). Jis pale sou analiz fabrikasyon an (DFM), konsepsyon ki pa rezonab nan fabrikasyon ap mennen tou nan echèk nan konsepsyon pwodwi.
Siksè DFM nan yon Layout PCB kòmanse ak fikse règ konsepsyon an kont pou kontrent DFM enpòtan. Règ DFM yo montre anba a reflete kèk nan kapasite konsepsyon kontanporen ke pifò manifaktirè yo ka jwenn. Asire ke limit ki tabli nan règ konsepsyon PCB yo pa vyole yo pou pifò restriksyon konsepsyon estanda yo ka asire.

Pwoblèm nan DFM nan routage PCB depann sou yon Layout PCB bon, ak règ yo routage ka prereglaj, ki gen ladan kantite fwa koube nan liy lan, kantite twou kondiksyon, kantite etap, elatriye Anjeneral, fil elektrik eksplorasyon yo pote soti premye konekte liy kout byen vit, ak Lè sa a, fil elektrik labirent te pote soti. Optimizasyon global wout wout la te pote soti sou fil yo dwe mete an premye, epi re-filaj yo eseye amelyore efè a an jeneral ak fabrikasyon DFM.

1.SMT aparèy
Espas Layout aparèy la satisfè kondisyon asanble yo, epi jeneralman pi gran pase 20mil pou aparèy ki monte sifas, 80mil pou aparèy IC, ak 200mi pou aparèy BGA. Yo nan lòd yo amelyore kalite a ak sede nan pwosesis pwodiksyon an, espas aparèy la ka satisfè kondisyon yo asanble.

Anjeneral, distans ki genyen ant kousinen SMD yo nan broch aparèy yo ta dwe pi gran pase 6mil, ak kapasite nan fabwikasyon nan pon an soude soude se 4mil. Si distans ki genyen ant kousinen SMD yo se mwens pase 6mil ak distans ki genyen ant fenèt la soude se mwens pase 4mil, pon an soude pa ka kenbe, sa ki lakòz gwo moso nan soude (espesyalman ant broch yo) nan pwosesis la asanble, ki pral mennen. nan kous kout.

wps_doc_9

2.DIP aparèy
Yo ta dwe pran an kont espacement zepeng, direksyon ak espas aparèy yo nan pwosesis soude vag. Ensifizan espas pin nan aparèy la ap mennen nan fèblan soude, ki pral mennen nan kous kout.

Anpil konsèpteur minimize itilizasyon aparèy nan liy (THTS) oswa mete yo sou menm bò tablo a. Sepandan, aparèy nan liy yo souvan inevitab. Nan ka konbinezon, si yo mete aparèy nan liy lan sou kouch anwo a epi yo mete aparèy patch la sou kouch anba a, nan kèk ka, li pral afekte soude vag sèl-bò a. Nan ka sa a, pwosesis soude pi chè, tankou soude selektif, yo itilize.

wps_doc_0

3.distans ki genyen ant eleman yo ak kwen plak la
Si li se soude machin, distans ki genyen ant eleman elektwonik yo ak kwen tablo a se jeneralman 7mm (diferan manifaktirè soude gen diferan kondisyon), men li kapab tou ajoute nan kwen pwosesis pwodiksyon PCB, pou konpozan elektwonik yo ka. mete sou kwen tablo PCB la, osi lontan ke li se pratik pou fil elektrik.

Sepandan, lè kwen plak la soude, li ka rankontre tren gid machin lan ak domaje eleman yo. Yo pral retire pad aparèy la nan kwen plak la nan pwosesis fabrikasyon an. Si pad la piti, bon jan kalite a soude pral afekte.

wps_doc_1

4.Distance nan aparèy segondè / ba
Gen anpil kalite konpozan elektwonik, diferan fòm, ak yon varyete liy plon, kidonk gen diferans ki genyen nan metòd asanble ankadreman enprime. Bon layout ka pa sèlman fè machin nan pèfòmans ki estab, prèv chòk, diminye domaj, men tou, ka jwenn yon efè pwòp ak bèl andedan machin nan.

Ti aparèy yo dwe kenbe nan yon sèten distans alantou aparèy segondè. Distans aparèy la ak rapò wotè aparèy la piti, gen yon vag tèmik inegal, ki ka lakòz risk pou soude pòv oswa reparasyon apre soude.

wps_doc_2

5.Device a aparèy espas
An jeneral pwosesis smt, li nesesè pran an kont sèten erè nan aliye machin nan, epi pran an kont konvenyans nan antretyen ak enspeksyon vizyèl. De eleman adjasan yo pa ta dwe twò pre epi yo ta dwe kite yon distans ki an sekirite.

Espas ki genyen ant eleman flak, SOT, SOIC ak eleman flak se 1.25mm. Espas ki genyen ant eleman flak, SOT, SOIC ak eleman flak se 1.25mm. 2.5mm ant PLCC ak eleman flake, SOIC ak QFP. 4mm ant PLCCS. Lè w ap desine priz PLCC, yo ta dwe pran prekosyon pou pèmèt gwosè priz PLCC la (pin PLCC la se andedan pati anba a nan priz la).

wps_doc_3

6.Liy lajè / liy distans
Pou konsèpteur, nan pwosesis la nan konsepsyon, nou pa ka sèlman konsidere presizyon ak pèfeksyon nan kondisyon yo ki konsepsyon, gen yon gwo restriksyon se pwosesis pwodiksyon an. Li enposib pou yon faktori tablo pou kreye yon nouvo liy pwodiksyon pou nesans yon bon pwodwi.

Anba kondisyon nòmal, lajè liy desann liy lan kontwole a 4/4mil, epi twou a chwazi yo dwe 8mil (0.2mm). Fondamantalman, plis pase 80% nan manifaktirè PCB ka pwodwi, ak pri pwodiksyon an se pi ba a. Lajè liy minimòm lan ak distans liy lan ka kontwole a 3/3mil, epi yo ka chwazi 6mil (0.15mm) nan twou a. Fondamantalman, plis pase 70% manifaktirè PCB ka pwodwi li, men pri a se yon ti kras pi wo pase premye ka a, pa twòp pi wo.

wps_doc_4

7.Yon ang egi / ang dwat
Wout Sharp Angle jeneralman entèdi nan fil elektrik la, wout Ang dwat se jeneralman oblije evite sitiyasyon an nan routage PCB, e li te prèske vin youn nan estanda yo mezire bon jan kalite a nan fil elektrik. Paske entegrite siyal la afekte, fil elektrik ang dwat la pral jenere plis kapasite parazit ak enduktans.

Nan pwosesis pou fè plak PCB, fil PCB kwaze nan yon Ang egi, ki pral lakòz yon pwoblèm ki rele Ang asid. Nan lyen an grave sikwi pcb, korozyon twòp nan sikwi pcb yo pral lakòz nan "Ang asid la", sa ki lakòz pwoblèm nan kase vityèl sikwi pcb. Se poutèt sa, enjenyè PCB bezwen evite ang byen file oswa etranj nan fil elektrik la, epi kenbe yon Ang 45 degre nan kwen an nan fil elektrik la.

wps_doc_5

8.Copper teren / zile
Si li se yon kòb kwiv zile ase gwo, li pral tounen yon antèn, ki ka lakòz bri ak lòt entèferans andedan tablo a (paske kòb kwiv mete li yo pa chita - li pral vin yon pèseptè siyal).

Bann kwiv ak zile yo se anpil kouch plat an kwiv lib k ap flote, ki ka lakòz kèk pwoblèm grav nan depresyon asid la. Yo te konnen ti tach kwiv yo kraze panèl PCB la epi vwayaje nan lòt zòn grave sou panèl la, sa ki lakòz yon kous kout.

wps_doc_6

9.Hole bag nan twou perçage
Bag la twou refere a yon bag an kwiv alantou twou a fè egzèsis. Akòz tolerans nan pwosesis fabrikasyon an, apre yo fin perçage, grave, ak kwiv plating, bag an kwiv ki rete alantou twou a fè egzèsis pa toujou frape pwen an sant nan pad la parfe, ki ka lakòz bag la twou kraze.

Yon bò nan bag twou a dwe pi gran pase 3.5mil, ak bag twou plug-in dwe pi gran pase 6mil. Bag twou a twò piti. Nan pwosesis la nan pwodiksyon ak fabrikasyon, twou a perçage gen tolerans ak aliyman an nan liy lan tou gen tolerans. Devyasyon nan tolerans la ap mennen nan bag la twou kraze kous la louvri.

wps_doc_7

10.The dlo gout nan fil elektrik
Ajoute dlo nan fil elektrik PCB ka fè koneksyon an sikwi sou tablo a PCB pi estab, segondè fyab, se konsa ke sistèm nan pral pi estab, kidonk li nesesè ajoute dlo nan je nan tablo sikwi a.

Anplis de sa nan gout dlo ka evite dekoneksyon an nan pwen an kontak ant fil la ak pad la oswa fil la ak twou a pilòt lè tablo sikwi a afekte pa yon gwo fòs ekstèn. Lè w ajoute gout dlo nan soude, li ka pwoteje pad la, evite soude miltip pou fè pad la tonbe, epi evite grave inegal ak fant ki te koze pa devyasyon twou pandan pwodiksyon an.

wps_doc_8