Soti nan mond PCB, 19 mas 2021

Lè w ap fè konsepsyon PCB, nou souvan rankontre divès pwoblèm, tankou matche enpedans, règ EMI, elatriye. Atik sa a te konpile kèk kesyon ak repons ki gen rapò ak PCB gwo vitès pou tout moun, e mwen espere ke li pral itil pou tout moun.

1. Ki jan yo konsidere matche enpedans lè w ap desine schémas konsepsyon PCB gwo vitès?
Lè w ap desine sikui PCB gwo vitès, matche enpedans se youn nan eleman konsepsyon yo.Valè enpedans la gen yon relasyon absoli ak metòd fil elektrik la, tankou mache sou kouch sifas (microstrip) oswa kouch enteryè (stripline / doub stripline), distans ak kouch referans (kouch pouvwa oswa kouch tè), lajè fil elektrik, materyèl PCB. , elatriye Tou de pral afekte valè enpedans karakteristik tras la.

Sa vle di, valè enpedans la ka sèlman detèmine apre fil elektrik.Anjeneral, lojisyèl simulation la pa ka pran an kont kèk kondisyon fil elektrik discontinuous akòz limit la nan modèl la sikwi oswa algorithm matematik la itilize.Nan moman sa a, sèlman kèk terminateur (terminateur), tankou rezistans seri, ka rezève sou dyagram nan chema.Soulaje efè discontinuity nan tras enpedans.Solisyon reyèl la nan pwoblèm nan se eseye evite discontinuities enpedans lè fil elektrik.

2. Lè gen plizyè blòk fonksyon dijital/analòg nan yon tablo PCB, metòd konvansyonèl la se separe tè dijital/analòg la.Ki rezon an?
Rezon ki fè yo separe tè dijital / analòg la se paske kous dijital la pral jenere bri nan pouvwa a ak tè lè chanje ant potansyèl segondè ak ba.Gwosè bri a gen rapò ak vitès siyal la ak grandè aktyèl la.

Si avyon tè a pa divize ak bri ki te pwodwi pa sikwi zòn dijital la gwo ak sikui zòn analòg yo trè pre, menm si siyal dijital-a-analòg yo pa travèse, siyal analòg la ap toujou entèfere pa tè a. bri.Sa vle di, metòd ki pa divize dijital-a-analòg ka itilize sèlman lè zòn sikwi analòg la lwen zòn sikwi dijital la ki jenere gwo bri.

3. Nan konsepsyon PCB gwo vitès, ki aspè designer a ta dwe konsidere règ EMC ak EMI?
Anjeneral, konsepsyon EMI/EMC bezwen konsidere tou de aspè radiasyon ak konduit an menm tan.Ansyen an fè pati pati ki pi wo frekans (> 30MHz) ak lèt ​​la se pati ki pi ba frekans (<30MHz).Se konsa, ou pa ka jis peye atansyon sou frekans segondè a epi inyore pati nan frekans ki ba.

Yon bon konsepsyon EMI / EMC dwe pran an kont kote aparèy la, aranjman pile PCB, metòd koneksyon enpòtan, seleksyon aparèy, elatriye nan kòmansman Layout la.Si pa gen pi bon aranjman davans, li pral rezoud apre sa.Li pral jwenn de fwa rezilta a ak mwatye efò a ak ogmante pri a.

Pou egzanp, kote dèlko revèy la pa ta dwe pi pre konektè ekstèn la ke posib.Siyal gwo vitès yo ta dwe ale nan kouch enteryè a otank posib.Peye atansyon sou matche enpedans karakteristik ak kontinwite kouch referans la pou diminye refleksyon yo.Pousantaj slew nan siyal la pouse pa aparèy la ta dwe piti ke posib diminye wotè a.Konpozan frekans yo, lè w ap chwazi kondansateur dekoupaj / kontoune, peye atansyon sou si repons frekans li yo satisfè kondisyon yo pou diminye bri sou avyon pouvwa a.

Anplis de sa, peye atansyon sou chemen an retounen nan aktyèl la siyal segondè-frekans fè zòn nan bouk piti ke posib (ki se, enpedans nan bouk piti ke posib) diminye radyasyon.Ka tè a tou ap divize kontwole seri a nan bri-wo frekans.Finalman, byen chwazi tè a chasi ant PCB a ak lojman an.

4. Lè w ap fè ankadreman PCB, yo nan lòd yo diminye entèferans, yo ta dwe fil tè a fòme yon fòm sòm fèmen?
Lè w ap fè ankadreman PCB, zòn bouk la jeneralman redwi yo nan lòd yo diminye entèferans.Lè w ap mete liy tè a, li pa ta dwe mete nan yon fòm fèmen, men li pi bon pou fè aranjman pou li nan yon fòm branch, epi zòn tè a ta dwe ogmante otank posib.

5. Ki jan yo ajiste topoloji routage pou amelyore entegrite siyal la?
Sa a kalite direksyon siyal rezo a pi konplike, paske pou siyal unidireksyon, bidireksyon, ak siyal diferan nivo, enfliyans topoloji yo diferan, epi li difisil pou di ki topoloji ki benefisye bon jan kalite siyal.Ak lè w ap fè pre-simulation, ki topoloji yo itilize se trè mande sou enjenyè, ki mande konpreyansyon sou prensip sikwi, kalite siyal, e menm difikilte pou fil elektrik.

6. Ki jan fè fas ak layout ak fil elektrik asire estabilite nan siyal pi wo a 100M?
Kle nan fil elektrik siyal dijital gwo vitès se diminye enpak liy transmisyon sou bon jan kalite siyal.Se poutèt sa, Layout nan siyal gwo vitès pi wo a 100M mande pou tras siyal yo dwe osi kout ke posib.Nan sikui dijital, siyal gwo vitès yo defini nan tan delè ogmantasyon siyal.

Anplis, diferan kalite siyal (tankou TTL, GTL, LVTTL) gen diferan metòd pou asire bon jan kalite siyal.