Soti nan PCB Mondyal, Mas, 19, 2021

Lè w ap fè konsepsyon PCB, nou souvan rankontre divès kalite pwoblèm, tankou matche enpedans, règleman EMI, elatriye. Atik sa a te konpile kèk kesyon ak repons ki gen rapò ak gwo vitès PCB pou tout moun, e mwen espere ke li pral itil pou tout moun.

1. Ki jan yo konsidere enpedans matche lè konsepsyon gwo vitès konsepsyon PCB konsepsyon?
Lè konsepsyon sikwi gwo vitès PCB, matche enpedans se youn nan eleman yo konsepsyon. Valè a enpedans gen yon relasyon absoli ak metòd la fil elektrik, tankou mache sou kouch nan sifas (microstrip) oswa kouch enteryè (stripline/stripline doub), distans soti nan kouch nan referans (kouch pouvwa oswa kouch tè), lajè fil elektrik, materyèl PCB, elatriye. Tou de pral afekte valè a enpedans karakteristik nan tras la.

Sa vle di, valè enpedans la kapab sèlman detèmine apre fil elektrik. Anjeneral, lojisyèl an simulation pa ka pran an kont kèk kondisyon fil elektrik diskontinu akòz limit la nan modèl la sikwi oswa algorithm nan matematik itilize yo. Nan moman sa a, se sèlman kèk Terminators (revokasyon), tankou rezistans seri, yo ka rezève sou dyagram nan schematic. Soulaje efè diskontinwite nan enpedans tras. Solisyon reyèl la nan pwoblèm nan se eseye pou fè pou evite diskontinwite enpedans lè fil elektrik.

2. Lè gen plizyè blòk fonksyon dijital/analòg nan yon tablo PCB, metòd konvansyonèl la se separe tè a dijital/analòg. Ki rezon ki fè yo?
Rezon ki fè la pou separe tè a dijital/analòg se paske sikwi a dijital pral jenere bri nan pouvwa a ak tè lè oblije chanje ant potansyèl segondè ak ki ba. Se grandè a nan bri a ki gen rapò ak vitès la nan siyal la ak grandè a nan aktyèl la.

Si plan tè a pa divize ak bri a ki te pwodwi pa kous la zòn dijital se gwo ak sikwi yo zòn analòg yo trè pre, menm si siyal yo dijital-a-analòg pa travèse, siyal la analòg ap toujou entèfere pa bri a tè. Ki vle di, ki pa divize dijital-a-analog metòd la kapab itilize sèlman lè zòn nan sikwi analòg se lwen soti nan zòn nan sikwi dijital ki jenere gwo bri.

3. Nan gwo vitès konsepsyon PCB, ki aspè yo ta dwe designer a konsidere EMC ak règleman EMI?
Anjeneral, EMI/EMC konsepsyon bezwen konsidere tou de emi ak fèt aspè an menm tan an. Ansyen an ki dwe nan pati ki pi wo frekans (> 30MHz) ak lèt ​​la se pati a frekans pi ba (<30MHz). Se konsa, ou pa ka jis peye atansyon sou frekans lan segondè, epi inyore pati a frekans ki ba.

Yon bon konsepsyon EMI/EMC dwe pran an kont ki kote aparèy la, aranjman chemine PCB, metòd koneksyon enpòtan, seleksyon aparèy, elatriye nan kòmansman Layout la. Si pa gen okenn aranjman pi bon davans, li pral rezoud apre sa. Li pral jwenn de fwa rezilta a ak mwatye efò a ak ogmante pri an.

Pou egzanp, ki kote dèlko a revèy pa ta dwe tankou fèmen nan Connector a ekstèn ke posib. Siyal gwo vitès ta dwe ale nan kouch enteryè a otank posib. Peye atansyon a matche nan enpedans karakteristik ak kontinwite nan kouch nan referans diminye refleksyon. Pousantaj nan touye nan siyal la pouse pa aparèy la ta dwe tankou ti ke posib diminye wotè la. Konpozan frekans, lè w ap chwazi kondansateur/kontoune kontoune, peye atansyon a si repons frekans li yo satisfè kondisyon yo diminye bri sou avyon an pouvwa.

Anplis de sa, peye atansyon sou chemen an retounen nan siyal la segondè-frekans aktyèl fè zòn nan bouk tankou ti ke posib (ki se, enpedans nan bouk tankou ti ke posib) diminye radyasyon. Tè a kapab tou divize kontwole ranje a nan gwo-frekans bri. Finalman, byen chwazi tè a chasi ant PCB a ak lojman an.

4. Lè w ap fè ankadreman PCB, yo nan lòd yo diminye entèferans, yo ta dwe fil la tè fòme yon fòm fèmen-sòm?
Lè w ap fè ankadreman PCB, se zòn nan bouk jeneralman redwi yo nan lòd yo diminye entèferans. Lè mete liy lan tè, li pa ta dwe mete nan yon fòm fèmen, men li se pi bon pou fè aranjman pou li nan yon fòm branch, ak zòn nan nan tè a ta dwe ogmante kòm anpil ke posib.

5. Ki jan yo ajiste topoloji a routage amelyore entegrite siyal?
Sa a kalite direksyon siyal rezo a se pi konplike, paske pou unidirectional, siyal bidirèksyonèl, ak siyal nan diferan nivo, enfliyans yo topoloji yo diferan, epi li difisil a di ki topoloji se benefisye siyal bon jan kalite. Men, lè fè pre-simulation, ki topoloji yo itilize se trè mande sou enjenyè, ki egzije konpreyansyon yo genyen sou prensip sikwi, kalite siyal, e menm fil elektrik difikilte.

6. Ki jan fè fas ak Layout la ak fil elektrik asire estabilite nan siyal pi wo a 100m?
Kle a nan gwo vitès fil elektrik siyal dijital se diminye enpak la nan liy transmisyon sou bon jan kalite siyal. Se poutèt sa, Layout la nan gwo vitès siyal pi wo a 100m mande pou tras yo siyal yo dwe kòm kout ke posib. Nan sikwi dijital, siyal segondè-vitès yo defini pa siyal monte tan reta.

Anplis, diferan kalite siyal (tankou TTL, GTL, LVTTL) gen diferan metòd pou asire bon jan kalite siyal.