पीसीबी वर्ल्ड से

1। उच्च गति वाले पीसीबी डिजाइन स्कीमैटिक्स डिजाइन करते समय प्रतिबाधा मिलान पर विचार कैसे करें?

हाई-स्पीड पीसीबी सर्किट डिजाइन करते समय, प्रतिबाधा मिलान डिजाइन तत्वों में से एक है। प्रतिबाधा मूल्य का वायरिंग विधि के साथ एक पूर्ण संबंध है, जैसे कि सतह की परत (माइक्रोस्ट्रिप) या आंतरिक परत (स्ट्रिपलाइन/डबल स्ट्रिपलाइन) पर चलना, संदर्भ परत (पावर लेयर या ग्राउंड लेयर) से दूरी, वायरिंग चौड़ाई, पीसीबी सामग्री, आदि दोनों ट्रेस के विशिष्ट प्रतिबाधा मूल्य को प्रभावित करेंगे।

यह कहना है, प्रतिबाधा मूल्य तारों के बाद निर्धारित किया जा सकता है। आम तौर पर, सिमुलेशन सॉफ्टवेयर सर्किट मॉडल की सीमा या उपयोग किए गए गणितीय एल्गोरिथ्म के कारण कुछ असंतोषजनक वायरिंग स्थितियों को ध्यान में नहीं रख सकता है। इस समय, केवल कुछ टर्मिनेटर (समाप्ति), जैसे कि श्रृंखला प्रतिरोध, को योजनाबद्ध आरेख पर आरक्षित किया जा सकता है। ट्रेस प्रतिबाधा में असंतोष के प्रभाव को कम करें। समस्या का वास्तविक समाधान तारों पर प्रतिबाधा असंतोष से बचने की कोशिश करना है।
छवि
2। जब एक पीसीबी बोर्ड में कई डिजिटल/एनालॉग फ़ंक्शन ब्लॉक होते हैं, तो पारंपरिक विधि डिजिटल/एनालॉग ग्राउंड को अलग करने के लिए होती है। कारण क्या है?

डिजिटल/एनालॉग ग्राउंड को अलग करने का कारण यह है कि डिजिटल सर्किट उच्च और निम्न क्षमता के बीच स्विच करते समय बिजली और जमीन में शोर उत्पन्न करेगा। शोर का परिमाण संकेत की गति और वर्तमान की परिमाण से संबंधित है।

यदि ग्राउंड प्लेन को विभाजित नहीं किया गया है और डिजिटल क्षेत्र सर्किट द्वारा उत्पन्न शोर बड़ा है और एनालॉग एरिया सर्किट बहुत करीब हैं, भले ही डिजिटल-टू-एनालॉग सिग्नल पार नहीं करते हैं, तो एनालॉग सिग्नल अभी भी जमीन के शोर से हस्तक्षेप किया जाएगा। यह कहना है, गैर-विभाजित डिजिटल-टू-एनालॉग विधि का उपयोग केवल तब किया जा सकता है जब एनालॉग सर्किट क्षेत्र डिजिटल सर्किट क्षेत्र से दूर होता है जो बड़े शोर को उत्पन्न करता है।

3। हाई-स्पीड पीसीबी डिज़ाइन में, किन पहलुओं को ईएमसी और ईएमआई नियमों पर विचार करना चाहिए?

आम तौर पर, ईएमआई/ईएमसी डिजाइन को एक ही समय में विकीर्ण और आयोजित पहलुओं दोनों पर विचार करने की आवश्यकता होती है। पूर्व उच्च आवृत्ति भाग (> 30MHz) से संबंधित है और बाद वाला कम आवृत्ति भाग (<30MHz) है। इसलिए आप केवल उच्च आवृत्ति पर ध्यान नहीं दे सकते हैं और कम आवृत्ति को अनदेखा कर सकते हैं।

एक अच्छा ईएमआई/ईएमसी डिज़ाइन को लेआउट की शुरुआत में डिवाइस के स्थान, पीसीबी स्टैक व्यवस्था, महत्वपूर्ण कनेक्शन विधि, डिवाइस चयन आदि को ध्यान में रखना चाहिए। यदि पहले से कोई बेहतर व्यवस्था नहीं है, तो इसे बाद में हल किया जाएगा। यह आधे प्रयास के साथ परिणाम का दोगुना मिलेगा और लागत में वृद्धि करेगा।

उदाहरण के लिए, घड़ी जनरेटर की स्थिति यथासंभव बाहरी कनेक्टर के करीब नहीं होनी चाहिए। उच्च गति के संकेतों को जितना संभव हो सके आंतरिक परत पर जाना चाहिए। प्रतिबिंबों को कम करने के लिए विशेषता प्रतिबाधा मिलान और संदर्भ परत की निरंतरता पर ध्यान दें। डिवाइस द्वारा धकेल दिए गए सिग्नल की नींद की दर ऊंचाई को कम करने के लिए यथासंभव छोटा होना चाहिए। आवृत्ति घटक, जब डिकॉउलिंग/बाईपास कैपेसिटर चुनते हैं, तो ध्यान दें कि क्या इसकी आवृत्ति प्रतिक्रिया पावर प्लेन पर शोर को कम करने के लिए आवश्यकताओं को पूरा करती है।

इसके अलावा, विकिरण को कम करने के लिए लूप क्षेत्र को यथासंभव छोटा बनाने के लिए उच्च-आवृत्ति सिग्नल करंट के रिटर्न पथ पर ध्यान दें। उच्च आवृत्ति शोर की सीमा को नियंत्रित करने के लिए जमीन को भी विभाजित किया जा सकता है। अंत में, पीसीबी और आवास के बीच चेसिस ग्राउंड को ठीक से चुनें।
छवि
4। एक पीसीबी बोर्ड बनाते समय, हस्तक्षेप को कम करने के लिए, क्या ग्राउंड वायर को एक बंद योग फॉर्म बनाना चाहिए?

पीसीबी बोर्ड बनाते समय, लूप क्षेत्र आमतौर पर हस्तक्षेप को कम करने के लिए कम हो जाता है। ग्राउंड लाइन बिछाते समय, इसे एक बंद रूप में नहीं रखा जाना चाहिए, लेकिन इसे शाखा के आकार में व्यवस्थित करना बेहतर है, और जमीन के क्षेत्र को यथासंभव बढ़ाया जाना चाहिए।

छवि
5। सिग्नल अखंडता में सुधार करने के लिए रूटिंग टोपोलॉजी को कैसे समायोजित करें?

इस तरह की नेटवर्क सिग्नल की दिशा अधिक जटिल है, क्योंकि यूनिडायरेक्शनल, द्विदिश संकेतों और विभिन्न स्तरों के संकेतों के लिए, टोपोलॉजी प्रभाव अलग -अलग हैं, और यह कहना मुश्किल है कि सिग्नल गुणवत्ता के लिए कौन से टोपोलॉजी फायदेमंद है। और जब पूर्व-सिमुलेशन करते हैं, तो कौन से टोपोलॉजी का उपयोग करना है, इंजीनियरों पर बहुत मांग है, सर्किट सिद्धांतों, सिग्नल प्रकारों और यहां तक ​​कि वायरिंग कठिनाई की समझ की आवश्यकता होती है।
छवि
6। 100 मी से ऊपर के संकेतों की स्थिरता सुनिश्चित करने के लिए लेआउट और वायरिंग से कैसे निपटें?

उच्च गति वाले डिजिटल सिग्नल वायरिंग की कुंजी सिग्नल की गुणवत्ता पर ट्रांसमिशन लाइनों के प्रभाव को कम करना है। इसलिए, 100 मीटर से ऊपर उच्च गति के संकेतों के लेआउट को सिग्नल के निशान को यथासंभव कम करने की आवश्यकता होती है। डिजिटल सर्किट में, उच्च गति के संकेतों को सिग्नल राइज़ देरी समय द्वारा परिभाषित किया जाता है।

इसके अलावा, विभिन्न प्रकार के संकेतों (जैसे कि TTL, GTL, LVTTL) में सिग्नल की गुणवत्ता सुनिश्चित करने के लिए अलग -अलग तरीके हैं।