हाई-स्पीड पीसीबी डिज़ाइन की सीखने की प्रक्रिया में, क्रॉसस्टॉक एक महत्वपूर्ण अवधारणा है जिसे महारत हासिल करने की आवश्यकता है। यह विद्युत चुम्बकीय हस्तक्षेप के प्रसार के लिए मुख्य तरीका है। एसिंक्रोनस सिग्नल लाइन्स, कंट्रोल लाइन्स, और I \ o पोर्ट को रूट किया जाता है। क्रॉसस्टॉक सर्किट या घटकों के असामान्य कार्यों का कारण बन सकता है।

क्रॉसस्टॉक

जब सिग्नल ट्रांसमिशन लाइन पर संकेत देता है, तो इलेक्ट्रोमैग्नेटिक युग्मन के कारण आसन्न ट्रांसमिशन लाइनों के अवांछित वोल्टेज शोर हस्तक्षेप को संदर्भित करता है। यह हस्तक्षेप ट्रांसमिशन लाइनों के बीच पारस्परिक प्रेरण और पारस्परिक समाई के कारण होता है। पीसीबी परत के पैरामीटर, सिग्नल लाइन रिक्ति, ड्राइविंग एंड की विद्युत विशेषताओं और प्राप्त करने वाले अंत, और लाइन टर्मिनेशन विधि सभी का क्रॉसस्टॉक पर एक निश्चित प्रभाव पड़ता है।

क्रॉसस्टॉक को दूर करने के लिए मुख्य उपाय हैं:

समानांतर वायरिंग की रिक्ति बढ़ाएं और 3W नियम का पालन करें;

समानांतर तारों के बीच एक ग्राउंडेड अलगाव तार डालें;

वायरिंग लेयर और ग्राउंड प्लेन के बीच की दूरी को कम करें।

लाइनों के बीच क्रॉसस्टॉक को कम करने के लिए, लाइन रिक्ति काफी बड़ी होनी चाहिए। जब लाइन सेंटर रिक्ति लाइन की चौड़ाई से 3 गुना से कम नहीं होती है, तो 70% विद्युत क्षेत्र को पारस्परिक हस्तक्षेप के बिना रखा जा सकता है, जिसे 3W नियम कहा जाता है। यदि आप एक दूसरे के साथ हस्तक्षेप किए बिना 98% विद्युत क्षेत्र प्राप्त करना चाहते हैं, तो आप 10W रिक्ति का उपयोग कर सकते हैं।

नोट: वास्तविक पीसीबी डिजाइन में, 3W नियम क्रॉसस्टॉक से बचने के लिए आवश्यकताओं को पूरी तरह से पूरा नहीं कर सकता है।

पीसीबी में क्रॉसस्टॉक से बचने के तरीके

पीसीबी में क्रॉसस्टॉक से बचने के लिए, इंजीनियर पीसीबी डिजाइन और लेआउट के पहलुओं से विचार कर सकते हैं, जैसे:

1। फ़ंक्शन के अनुसार लॉजिक डिवाइस श्रृंखला को वर्गीकृत करें और बस संरचना को सख्त नियंत्रण में रखें।

2। घटकों के बीच भौतिक दूरी को कम करें।

3। हाई-स्पीड सिग्नल लाइन्स और घटक (जैसे क्रिस्टल ऑसिलेटर) I/() इंटरकनेक्शन इंटरफ़ेस और अन्य क्षेत्रों से डेटा हस्तक्षेप और युग्मन के लिए अतिसंवेदनशील होने से बहुत दूर होना चाहिए।

4। उच्च गति रेखा के लिए सही समाप्ति प्रदान करें।

5। लंबी दूरी के निशान से बचें जो एक दूसरे के समानांतर हैं और आगमनात्मक युग्मन को कम करने के लिए निशान के बीच पर्याप्त रिक्ति प्रदान करते हैं।

6। आसन्न परतों (माइक्रोस्ट्रिप या स्ट्रिपलाइन) पर तारों को परतों के बीच कैपेसिटिव युग्मन को रोकने के लिए एक दूसरे के लिए लंबवत होना चाहिए।

7। सिग्नल और ग्राउंड प्लेन के बीच की दूरी को कम करें।

8। उच्च-शोर उत्सर्जन स्रोतों (घड़ी, I/O, उच्च गति वाले इंटरकनेक्शन) का विभाजन और अलगाव, और विभिन्न संकेतों को विभिन्न परतों में वितरित किया जाता है।

9। सिग्नल लाइनों के बीच की दूरी को यथासंभव बढ़ाएं, जो कि कैपेसिटिव क्रॉसस्टॉक को प्रभावी ढंग से कम कर सकता है।

10। लीड इंडक्शन को कम करें, सर्किट में बहुत अधिक प्रतिबाधा भार और बहुत कम प्रतिबाधा भार का उपयोग करने से बचें, और LOQ और LOKQ के बीच एनालॉग सर्किट के लोड प्रतिबाधा को स्थिर करने का प्रयास करें। क्योंकि उच्च प्रतिबाधा लोड कैपेसिटिव क्रॉसस्टॉक को बढ़ाएगा, जब बहुत अधिक प्रतिबाधा भार का उपयोग करते हुए, उच्च ऑपरेटिंग वोल्टेज के कारण, कैपेसिटिव क्रॉसस्टॉक में वृद्धि होगी, और जब बहुत कम प्रतिबाधा लोड का उपयोग किया जाता है, तो बड़े ऑपरेटिंग करंट के कारण, इंडक्टिव क्रॉसस्टॉक बढ़ेगा।

11। पीसीबी की आंतरिक परत पर उच्च गति आवधिक संकेत की व्यवस्था करें।

12। बीटी सर्टिफिकेट सिग्नल की अखंडता सुनिश्चित करने और ओवरशूट को रोकने के लिए प्रतिबाधा मिलान तकनीक का उपयोग करें।

13। ध्यान दें कि तेजी से बढ़ते किनारों (TR Mote3Ns) के साथ संकेतों के लिए, एंटी-क्रॉसस्टॉक प्रसंस्करण जैसे कि रैपिंग ग्राउंड को अंजाम दें, और कुछ सिग्नल लाइनों की व्यवस्था करें जो EFT1B या ESD द्वारा हस्तक्षेप किए जाते हैं और पीसीबी के किनारे पर फ़िल्टर नहीं किए गए हैं।

14। जितना संभव हो उतना ग्राउंड प्लेन का उपयोग करें। ग्राउंड प्लेन का उपयोग करने वाली सिग्नल लाइन को सिग्नल लाइन की तुलना में 15-20DB क्षीणन मिलेगा जो ग्राउंड प्लेन का उपयोग नहीं करता है।

15। सिग्नल हाई-फ़्रीक्वेंसी सिग्नल और संवेदनशील संकेतों को जमीन के साथ संसाधित किया जाता है, और डबल पैनल में ग्राउंड टेक्नोलॉजी का उपयोग 10-15DB क्षीणन को प्राप्त करेगा।

16। संतुलित तारों, परिरक्षित तारों या समाक्षीय तारों का उपयोग करें।

17। उत्पीड़न सिग्नल लाइनों और संवेदनशील लाइनों को फ़िल्टर करें।

18। परतों को सेट करें और वायरिंग को यथोचित रूप से सेट करें, वायरिंग लेयर को सेट करें और वायरिंग रिक्ति को यथोचित रूप से कम करें, समानांतर संकेतों की लंबाई को कम करें, सिग्नल लेयर और विमान की परत के बीच की दूरी को छोटा करें, सिग्नल लाइनों की रिक्ति को बढ़ाएं, और समानांतर सिग्नल लाइनों (महत्वपूर्ण लंबाई सीमा के भीतर) की लंबाई को कम करें, ये उपाय प्रभावी रूप से क्रॉस्टल को कम कर सकते हैं।