पीसीबी डिजाइन में, इलेक्ट्रोमैग्नेटिक कम्पैटिबिलिटी (ईएमसी) और संबंधित इलेक्ट्रोमैग्नेटिक इंटरफेरेंस (ईएमआई) हमेशा दो प्रमुख समस्याएं रही हैं, जिससे इंजीनियरों को सिरदर्द होता है, खासकर आज के सर्किट बोर्ड डिजाइन और घटक पैकेजिंग सिकुड़ रहे हैं, और ओईएम को उच्च गति वाले सिस्टम की आवश्यकता होती है।

1. क्रॉसस्टॉक और वायरिंग प्रमुख बिंदु हैं

करंट के सामान्य प्रवाह को सुनिश्चित करने के लिए वायरिंग विशेष रूप से महत्वपूर्ण है। यदि करंट किसी ऑसिलेटर या अन्य समान उपकरण से आता है, तो करंट को ग्राउंड प्लेन से अलग रखना विशेष रूप से महत्वपूर्ण है, या करंट को किसी अन्य ट्रेस के समानांतर नहीं चलने देना है। दो समानांतर हाई-स्पीड सिग्नल ईएमसी और ईएमआई, विशेष रूप से क्रॉसस्टॉक उत्पन्न करेंगे। प्रतिरोध पथ सबसे छोटा होना चाहिए, और वापसी वर्तमान पथ यथासंभव छोटा होना चाहिए। रिटर्न पाथ ट्रेस की लंबाई सेंड ट्रेस की लंबाई के समान होनी चाहिए।

ईएमआई के लिए, एक को "उल्लंघनित वायरिंग" कहा जाता है और दूसरे को "पीड़ित वायरिंग" कहा जाता है। प्रेरण और समाई का युग्मन विद्युत चुम्बकीय क्षेत्रों की उपस्थिति के कारण "पीड़ित" ट्रेस को प्रभावित करेगा, जिससे "पीड़ित ट्रेस" पर आगे और पीछे की धाराएं उत्पन्न होंगी। इस मामले में, तरंगें एक स्थिर वातावरण में उत्पन्न होंगी जहां सिग्नल की ट्रांसमिशन लंबाई और रिसेप्शन लंबाई लगभग बराबर होती है।

एक अच्छी तरह से संतुलित और स्थिर वायरिंग वातावरण में, क्रॉसस्टॉक को खत्म करने के लिए प्रेरित धाराओं को एक दूसरे को रद्द करना चाहिए। हालाँकि, हम एक अपूर्ण दुनिया में हैं, और ऐसी चीज़ें नहीं होंगी। इसलिए, हमारा लक्ष्य सभी निशानों के क्रॉसस्टॉक को न्यूनतम रखना है। यदि समानांतर रेखाओं के बीच की चौड़ाई रेखाओं की चौड़ाई से दोगुनी है, तो क्रॉसस्टॉक के प्रभाव को कम किया जा सकता है। उदाहरण के लिए, यदि ट्रेस की चौड़ाई 5 मील है, तो दो समानांतर चलने वाले ट्रेस के बीच न्यूनतम दूरी 10 मील या अधिक होनी चाहिए।

जैसे-जैसे नई सामग्री और नए घटक सामने आते रहते हैं, पीसीबी डिजाइनरों को विद्युत चुम्बकीय संगतता और हस्तक्षेप के मुद्दों से निपटना जारी रखना चाहिए।

2. डिकूपलिंग संधारित्र

डिकॉउलिंग कैपेसिटर क्रॉसस्टॉक के प्रतिकूल प्रभावों को कम कर सकते हैं। कम एसी प्रतिबाधा सुनिश्चित करने और शोर और क्रॉसस्टॉक को कम करने के लिए उन्हें बिजली आपूर्ति पिन और डिवाइस के ग्राउंड पिन के बीच स्थित होना चाहिए। विस्तृत आवृत्ति रेंज पर कम प्रतिबाधा प्राप्त करने के लिए, एकाधिक डिकॉउलिंग कैपेसिटर का उपयोग किया जाना चाहिए।

डिकॉउलिंग कैपेसिटर रखने का एक महत्वपूर्ण सिद्धांत यह है कि सबसे छोटे कैपेसिटेंस मान वाला कैपेसिटर ट्रेस पर इंडक्शन प्रभाव को कम करने के लिए डिवाइस के जितना संभव हो उतना करीब होना चाहिए। यह विशेष कैपेसिटर डिवाइस के पावर पिन या पावर ट्रेस के जितना संभव हो उतना करीब है, और कैपेसिटर के पैड को सीधे थ्रू या ग्राउंड प्लेन से जोड़ता है। यदि ट्रेस लंबा है, तो ग्राउंड प्रतिबाधा को कम करने के लिए एकाधिक वाया का उपयोग करें।

3. पीसीबी को ग्राउंड करें

ईएमआई कम करने का एक महत्वपूर्ण तरीका पीसीबी ग्राउंड प्लेन को डिजाइन करना है। पहला कदम पीसीबी सर्किट बोर्ड के कुल क्षेत्र के भीतर ग्राउंडिंग क्षेत्र को जितना संभव हो उतना बड़ा बनाना है, जो उत्सर्जन, क्रॉसस्टॉक और शोर को कम कर सकता है। प्रत्येक घटक को ग्राउंड पॉइंट या ग्राउंड प्लेन से जोड़ते समय विशेष सावधानी बरतनी चाहिए। यदि ऐसा नहीं किया जाता है, तो एक विश्वसनीय ग्राउंड प्लेन के तटस्थ प्रभाव का पूरी तरह से उपयोग नहीं किया जाएगा।

एक विशेष रूप से जटिल पीसीबी डिज़ाइन में कई स्थिर वोल्टेज होते हैं। आदर्श रूप से, प्रत्येक संदर्भ वोल्टेज का अपना संबंधित ग्राउंड प्लेन होता है। हालाँकि, यदि ज़मीन की परत बहुत अधिक है, तो इससे पीसीबी की विनिर्माण लागत बढ़ जाएगी और कीमत बहुत अधिक हो जाएगी। समझौता तीन से पांच अलग-अलग स्थितियों में ग्राउंड प्लेन का उपयोग करना है, और प्रत्येक ग्राउंड प्लेन में कई ग्राउंड हिस्से हो सकते हैं। यह न केवल सर्किट बोर्ड की निर्माण लागत को नियंत्रित करता है, बल्कि ईएमआई और ईएमसी को भी कम करता है।

यदि आप ईएमसी को कम करना चाहते हैं, तो कम प्रतिबाधा वाला ग्राउंडिंग सिस्टम बहुत महत्वपूर्ण है। मल्टी-लेयर पीसीबी में, तांबे के चोर या बिखरे हुए ग्राउंड प्लेन के बजाय एक विश्वसनीय ग्राउंड प्लेन रखना सबसे अच्छा है, क्योंकि इसमें कम प्रतिबाधा है, एक वर्तमान पथ प्रदान कर सकता है, सबसे अच्छा रिवर्स सिग्नल स्रोत है।

सिग्नल के जमीन पर लौटने की अवधि भी बहुत महत्वपूर्ण है। सिग्नल और सिग्नल स्रोत के बीच का समय बराबर होना चाहिए, अन्यथा यह एंटीना जैसी घटना उत्पन्न करेगा, जिससे विकिरणित ऊर्जा ईएमआई का हिस्सा बन जाएगी। इसी प्रकार, सिग्नल स्रोत से/तक करंट संचारित करने वाले निशान यथासंभव छोटे होने चाहिए। यदि स्रोत पथ और वापसी पथ की लंबाई समान नहीं है, तो ग्राउंड बाउंस होगा, जो ईएमआई भी उत्पन्न करेगा।

4. 90° कोण से बचें

ईएमआई को कम करने के लिए, 90° का कोण बनाने वाली वायरिंग, विया और अन्य घटकों से बचें, क्योंकि समकोण विकिरण उत्पन्न करेगा। इस कोने पर, समाई बढ़ जाएगी, और विशेषता प्रतिबाधा भी बदल जाएगी, जिससे प्रतिबिंब और फिर ईएमआई होगी। 90° कोणों से बचने के लिए, निशानों को कम से कम दो 45° कोणों पर कोनों तक ले जाना चाहिए।

5. वियास का प्रयोग सावधानी से करें

लगभग सभी पीसीबी लेआउट में, विभिन्न परतों के बीच प्रवाहकीय कनेक्शन प्रदान करने के लिए vias का उपयोग किया जाना चाहिए। पीसीबी लेआउट इंजीनियरों को विशेष रूप से सावधान रहने की आवश्यकता है क्योंकि विअस इंडक्शन और कैपेसिटेंस उत्पन्न करेगा। कुछ मामलों में, वे प्रतिबिंब भी उत्पन्न करेंगे, क्योंकि जब ट्रेस में एक थ्रू बनाया जाता है तो विशेषता प्रतिबाधा बदल जाएगी।

यह भी याद रखें कि vias से ट्रेस की लंबाई बढ़ जाएगी और उसका मिलान करना आवश्यक होगा। यदि यह एक विभेदक ट्रेस है, तो जितना संभव हो सके विअस से बचना चाहिए। यदि इसे टाला नहीं जा सकता है, तो सिग्नल और वापसी पथ में देरी की भरपाई के लिए दोनों ट्रेस में vias का उपयोग करें।

6. केबल और भौतिक परिरक्षण

डिजिटल सर्किट और एनालॉग करंट ले जाने वाले केबल परजीवी कैपेसिटेंस और इंडक्शन उत्पन्न करेंगे, जिससे ईएमसी से संबंधित कई समस्याएं पैदा होंगी। यदि एक मुड़ जोड़ी केबल का उपयोग किया जाता है, तो युग्मन स्तर कम रखा जाएगा और उत्पन्न चुंबकीय क्षेत्र समाप्त हो जाएगा। उच्च-आवृत्ति संकेतों के लिए, एक परिरक्षित केबल का उपयोग किया जाना चाहिए, और ईएमआई हस्तक्षेप को खत्म करने के लिए केबल के आगे और पीछे को ग्राउंड किया जाना चाहिए।

ईएमआई को पीसीबी सर्किट में प्रवेश करने से रोकने के लिए भौतिक परिरक्षण पूरे सिस्टम या उसके हिस्से को धातु पैकेज के साथ लपेटना है। इस प्रकार का परिरक्षण एक बंद ग्राउंडेड प्रवाहकीय कंटेनर की तरह होता है, जो एंटीना लूप के आकार को कम करता है और ईएमआई को अवशोषित करता है।