पीसीबी डिजाइन में, इलेक्ट्रोमैग्नेटिक कम्पैटिबिलिटी (ईएमसी) और संबंधित इलेक्ट्रोमैग्नेटिक इंटरफेरेंस (ईएमआई) हमेशा दो प्रमुख समस्याएं रही हैं, जिससे इंजीनियरों को सिरदर्द हो गया है, विशेष रूप से आज के सर्किट बोर्ड डिजाइन और घटक पैकेजिंग में सिकुड़ रहे हैं, और ओईएम को उच्च गति प्रणाली की स्थिति की आवश्यकता होती है।

1। क्रॉसस्टॉक और वायरिंग प्रमुख बिंदु हैं

वर्तमान के सामान्य प्रवाह को सुनिश्चित करने के लिए वायरिंग विशेष रूप से महत्वपूर्ण है। यदि करंट एक थरथरानवाला या अन्य समान डिवाइस से आता है, तो वर्तमान को ग्राउंड प्लेन से अलग रखना, या वर्तमान रन को किसी अन्य ट्रेस के समानांतर रखने के लिए विशेष रूप से महत्वपूर्ण है। दो समानांतर हाई-स्पीड सिग्नल ईएमसी और ईएमआई, विशेष रूप से क्रॉसस्टॉक उत्पन्न करेंगे। प्रतिरोध पथ सबसे छोटा होना चाहिए, और वापसी वर्तमान पथ यथासंभव कम होना चाहिए। वापसी पथ ट्रेस की लंबाई भेजने की लंबाई के समान होनी चाहिए।

ईएमआई के लिए, एक को "उल्लंघनित वायरिंग" कहा जाता है और दूसरा "वायरिंग का शिकार" है। इंडक्शन और कैपेसिटेंस का युग्मन विद्युत चुम्बकीय क्षेत्रों की उपस्थिति के कारण "पीड़ित" ट्रेस को प्रभावित करेगा, जिससे "पीड़ित ट्रेस" पर आगे और रिवर्स धाराएं उत्पन्न होती हैं। इस मामले में, तरंगों को एक स्थिर वातावरण में उत्पन्न किया जाएगा जहां सिग्नल की संचरण की लंबाई और रिसेप्शन की लंबाई लगभग बराबर होती है।

एक अच्छी तरह से संतुलित और स्थिर तारों के माहौल में, प्रेरित धाराओं को क्रॉसस्टॉक को खत्म करने के लिए एक दूसरे को रद्द करना चाहिए। हालांकि, हम एक अपूर्ण दुनिया में हैं, और ऐसी चीजें नहीं होंगी। इसलिए, हमारा लक्ष्य सभी निशानों के क्रॉसस्टॉक को न्यूनतम रखना है। यदि समानांतर लाइनों के बीच की चौड़ाई लाइनों की चौड़ाई से दोगुनी है, तो क्रॉसस्टॉक के प्रभाव को कम से कम किया जा सकता है। उदाहरण के लिए, यदि ट्रेस की चौड़ाई 5 मील की दूरी पर है, तो दो समानांतर चलने वाले निशान के बीच न्यूनतम दूरी 10 मील या उससे अधिक होनी चाहिए।

जैसा कि नई सामग्री और नए घटक दिखाई देते हैं, पीसीबी डिजाइनरों को विद्युत चुम्बकीय संगतता और हस्तक्षेप के मुद्दों से निपटना जारी रखना चाहिए।

2। संधारित्र संधारित्र

Decoupling कैपेसिटर क्रॉसस्टॉक के प्रतिकूल प्रभावों को कम कर सकते हैं। कम एसी प्रतिबाधा सुनिश्चित करने और शोर और क्रॉसस्टॉक को कम करने के लिए उन्हें बिजली की आपूर्ति पिन और डिवाइस के ग्राउंड पिन के बीच स्थित होना चाहिए। एक विस्तृत आवृत्ति रेंज पर कम प्रतिबाधा प्राप्त करने के लिए, कई डिकॉउलिंग कैपेसिटर का उपयोग किया जाना चाहिए।

डिकॉउलिंग कैपेसिटर रखने के लिए एक महत्वपूर्ण सिद्धांत यह है कि ट्रेस पर इंडक्शन प्रभाव को कम करने के लिए सबसे छोटे कैपेसिटेंस वैल्यू के साथ कैपेसिटर को डिवाइस के लिए जितना संभव हो उतना करीब होना चाहिए। यह विशेष संधारित्र डिवाइस के पावर पिन या पावर ट्रेस के जितना संभव हो उतना करीब है, और संधारित्र के पैड को सीधे या ग्राउंड प्लेन से कनेक्ट करता है। यदि ट्रेस लंबा है, तो जमीन प्रतिबाधा को कम करने के लिए कई VIAS का उपयोग करें।

3। पीसीबी को जमीन

ईएमआई को कम करने का एक महत्वपूर्ण तरीका पीसीबी ग्राउंड प्लेन को डिजाइन करना है। पहला कदम पीसीबी सर्किट बोर्ड के कुल क्षेत्र के भीतर ग्राउंडिंग क्षेत्र को यथासंभव बड़ा बनाना है, जो उत्सर्जन, क्रॉसस्टॉक और शोर को कम कर सकता है। प्रत्येक घटक को ग्राउंड पॉइंट या ग्राउंड प्लेन से जोड़ते समय विशेष देखभाल की जानी चाहिए। यदि ऐसा नहीं किया जाता है, तो एक विश्वसनीय ग्राउंड प्लेन के तटस्थ प्रभाव का पूरी तरह से उपयोग नहीं किया जाएगा।

एक विशेष रूप से जटिल पीसीबी डिजाइन में कई स्थिर वोल्टेज होते हैं। आदर्श रूप से, प्रत्येक संदर्भ वोल्टेज का अपना संबंधित ग्राउंड प्लेन होता है। हालांकि, यदि ग्राउंड लेयर बहुत अधिक है, तो यह पीसीबी की विनिर्माण लागत को बढ़ाएगा और कीमत को बहुत अधिक बना देगा। समझौता तीन से पांच अलग -अलग पदों में जमीनी विमानों का उपयोग करना है, और प्रत्येक ग्राउंड प्लेन में कई जमीन भाग हो सकते हैं। यह न केवल सर्किट बोर्ड की विनिर्माण लागत को नियंत्रित करता है, बल्कि ईएमआई और ईएमसी को भी कम करता है।

यदि आप EMC को कम करना चाहते हैं, तो एक कम प्रतिबाधा ग्राउंडिंग प्रणाली बहुत महत्वपूर्ण है। एक मल्टी-लेयर पीसीबी में, एक विश्वसनीय ग्राउंड प्लेन होना सबसे अच्छा है, बजाय एक तांबे के थिएविंग या बिखरे हुए ग्राउंड प्लेन के, क्योंकि इसमें कम प्रतिबाधा है, एक वर्तमान पथ प्रदान कर सकता है, सबसे अच्छा रिवर्स सिग्नल स्रोत है।

समय की लंबाई जमीन पर लौटती है। सिग्नल और सिग्नल स्रोत के बीच का समय समान होना चाहिए, अन्यथा यह एक एंटीना जैसी घटना का उत्पादन करेगा, जिससे विकिरणित ऊर्जा ईएमआई का हिस्सा बन जाएगी। इसी तरह, सिग्नल स्रोत से/तक वर्तमान को प्रेषित करने वाले निशान यथासंभव कम होना चाहिए। यदि स्रोत पथ की लंबाई और वापसी पथ समान नहीं हैं, तो ग्राउंड बाउंस होगा, जो ईएमआई भी उत्पन्न करेगा।

4। 90 ° कोण से बचें

ईएमआई को कम करने के लिए, 90 ° कोण बनाने वाले वायरिंग, वीआईएएस और अन्य घटकों से बचें, क्योंकि समकोण विकिरण उत्पन्न करेंगे। इस कोने में, कैपेसिटेंस बढ़ेगा, और विशेषता प्रतिबाधा भी बदल जाएगी, जिससे प्रतिबिंब और फिर ईएमआई होंगे। 90 ° कोणों से बचने के लिए, निशान को कम से कम दो 45 ° कोणों पर कोनों को रूट किया जाना चाहिए।

5। सावधानी के साथ vias का उपयोग करें

लगभग सभी पीसीबी लेआउट में, विभिन्न परतों के बीच प्रवाहकीय कनेक्शन प्रदान करने के लिए वीआईएएस का उपयोग किया जाना चाहिए। पीसीबी लेआउट इंजीनियरों को विशेष रूप से सावधान रहने की आवश्यकता है क्योंकि वीआईएएस इंडक्शन और कैपेसिटेंस उत्पन्न करेगा। कुछ मामलों में, वे प्रतिबिंब भी पैदा करेंगे, क्योंकि जब ट्रेस में एक के माध्यम से बनाया जाता है तो विशेषता प्रतिबाधा बदल जाएगा।

यह भी याद रखें कि VIAS ट्रेस की लंबाई में वृद्धि करेगा और मिलान करने की आवश्यकता है। यदि यह एक अंतर ट्रेस है, तो वीआईएएस को जितना संभव हो उतना बचा जाना चाहिए। यदि इसे टाला नहीं जा सकता है, तो सिग्नल और रिटर्न पथ में देरी की भरपाई के लिए दोनों निशानों में वीआईएएस का उपयोग करें।

6। केबल और भौतिक परिरक्षण

डिजिटल सर्किट और एनालॉग धाराओं को ले जाने वाले केबल परजीवी समाई और इंडक्शन उत्पन्न करेंगे, जिससे कई ईएमसी-संबंधित समस्याएं पैदा होंगी। यदि एक मुड़-जोड़ी केबल का उपयोग किया जाता है, तो युग्मन स्तर को कम रखा जाएगा और उत्पन्न चुंबकीय क्षेत्र को समाप्त कर दिया जाएगा। उच्च-आवृत्ति संकेतों के लिए, एक परिरक्षित केबल का उपयोग किया जाना चाहिए, और केबल के सामने और पीछे ईएमआई हस्तक्षेप को खत्म करने के लिए तैयार किया जाना चाहिए।

भौतिक परिरक्षण ईएमआई को पीसीबी सर्किट में प्रवेश करने से रोकने के लिए एक धातु पैकेज के साथ सिस्टम के पूरे या हिस्से को लपेटना है। इस तरह की परिरक्षण एक बंद ग्राउंडेड प्रवाहकीय कंटेनर की तरह है, जो एंटीना लूप आकार को कम करता है और ईएमआई को अवशोषित करता है।