સામાન્ય ભૂલ 17: આ બસ સિગ્નલો બધા રેઝિસ્ટર દ્વારા ખેંચાય છે, તેથી હું રાહત અનુભવું છું.

પોઝિટિવ સોલ્યુશન: સિગ્નલને ઉપર અને નીચે ખેંચવાની જરૂર હોવાના ઘણા કારણો છે, પરંતુ તે બધાને ખેંચવાની જરૂર નથી. પુલ-અપ અને પુલ-ડાઉન રેઝિસ્ટર એક સરળ ઇનપુટ સિગ્નલ ખેંચે છે, અને વર્તમાન દસ માઇક્રોએમ્પીયર કરતાં ઓછો છે, પરંતુ જ્યારે સંચાલિત સિગ્નલ ખેંચાય છે, ત્યારે વર્તમાન મિલિએમ્પ સ્તર સુધી પહોંચશે. વર્તમાન સિસ્ટમમાં ઘણીવાર સરનામાંના ડેટાના 32 બિટ્સ હોય છે, અને ત્યાં હોઈ શકે છે જો 244/245 અલગ બસ અને અન્ય સિગ્નલો ખેંચવામાં આવે, તો આ પ્રતિરોધકો પર થોડા વોટ પાવર વપરાશ થશે (ની વિભાવનાનો ઉપયોગ કરશો નહીં. 80 સેન્ટ પ્રતિ કિલોવોટ-કલાક પાવર વપરાશના આ થોડા વોટ્સની સારવાર માટે, કારણ નીચે છે જુઓ).

સામાન્ય ભૂલ 18: અમારી સિસ્ટમ 220V દ્વારા સંચાલિત છે, તેથી અમને પાવર વપરાશ વિશે કાળજી લેવાની જરૂર નથી.

સકારાત્મક ઉકેલ: લો-પાવર ડિઝાઇન માત્ર પાવર બચાવવા માટે જ નથી, પરંતુ પાવર મોડ્યુલ અને કૂલિંગ સિસ્ટમની કિંમત ઘટાડવા અને કરંટના ઘટાડાને કારણે ઇલેક્ટ્રોમેગ્નેટિક રેડિયેશન અને થર્મલ અવાજના દખલને ઘટાડવા માટે પણ છે. જેમ જેમ ઉપકરણનું તાપમાન ઘટે છે, ઉપકરણનું જીવન અનુરૂપ રીતે વિસ્તૃત થાય છે (સેમિકન્ડક્ટર ઉપકરણનું સંચાલન તાપમાન 10 ડિગ્રી વધે છે, અને જીવન અડધાથી ઓછું થાય છે). પાવર વપરાશ કોઈપણ સમયે ધ્યાનમાં લેવો આવશ્યક છે.

સામાન્ય ભૂલ 19: આ નાની ચિપ્સનો પાવર વપરાશ ખૂબ ઓછો છે, તેની ચિંતા કરશો નહીં.

સકારાત્મક ઉકેલ: આંતરિક રીતે ખૂબ જટિલ ચિપનો પાવર વપરાશ નક્કી કરવો મુશ્કેલ છે. તે મુખ્યત્વે પિન પરના વર્તમાન દ્વારા નક્કી કરવામાં આવે છે. ABT16244 લોડ વિના 1 mA કરતાં ઓછો વપરાશ કરે છે, પરંતુ તેનું સૂચક દરેક પિન છે. તે 60 mA નો ભાર ચલાવી શકે છે (જેમ કે દસ ઓહ્મના પ્રતિકાર સાથે મેળ ખાય છે), એટલે કે, સંપૂર્ણ લોડનો મહત્તમ પાવર વપરાશ 60*16=960mA સુધી પહોંચી શકે છે. અલબત્ત, માત્ર વીજ પુરવઠો પ્રવાહ એટલો મોટો છે, અને ગરમી લોડ પર પડે છે.

સામાન્ય ભૂલ 20: CPU અને FPGA ના આ બિનઉપયોગી I/O પોર્ટ્સ સાથે કેવી રીતે વ્યવહાર કરવો? તમે તેને ખાલી છોડી શકો છો અને તેના વિશે પછીથી વાત કરી શકો છો.

સકારાત્મક ઉકેલ: જો નહિં વપરાયેલ I/O પોર્ટને તરતા છોડી દેવામાં આવે, તો તે બહારની દુનિયાની થોડી હસ્તક્ષેપ સાથે વારંવાર ઓસીલેટીંગ ઇનપુટ સિગ્નલો બની શકે છે, અને MOS ઉપકરણોનો પાવર વપરાશ મૂળભૂત રીતે ગેટ સર્કિટના ફ્લિપ્સની સંખ્યા પર આધારિત છે. જો તેને ઉપર ખેંચવામાં આવે, તો દરેક પિનમાં માઇક્રોએમ્પીયર કરંટ પણ હશે, તેથી તેને આઉટપુટ તરીકે સેટ કરવાનો શ્રેષ્ઠ માર્ગ છે (અલબત્ત, ડ્રાઇવિંગ સાથેના અન્ય કોઇ સિગ્નલો બહારથી કનેક્ટ કરી શકાતા નથી).

સામાન્ય ભૂલ 21: આ FPGA પર ઘણા બધા દરવાજા બાકી છે, જેથી તમે તેનો ઉપયોગ કરી શકો.

હકારાત્મક ઉકેલ: FGPA નો પાવર વપરાશ વપરાયેલ ફ્લિપ-ફ્લોપની સંખ્યા અને ફ્લિપ્સની સંખ્યાના પ્રમાણસર છે, તેથી વિવિધ સર્કિટ અને જુદા જુદા સમયે એક જ પ્રકારના FPGA નો પાવર વપરાશ 100 ગણો અલગ હોઈ શકે છે. હાઇ-સ્પીડ ફ્લિપિંગ માટે ફ્લિપ-ફ્લોપની સંખ્યા ઓછી કરવી એ FPGA પાવર વપરાશ ઘટાડવાનો મૂળભૂત માર્ગ છે.

સામાન્ય ભૂલ 22: મેમરીમાં ઘણા નિયંત્રણ સંકેતો છે. મારા બોર્ડને માત્ર OE અને WE સિગ્નલોનો ઉપયોગ કરવાની જરૂર છે. ચિપ સિલેક્ટ ગ્રાઉન્ડેડ હોવી જોઈએ, જેથી રીડ ઓપરેશન દરમિયાન ડેટા વધુ ઝડપથી બહાર આવે.

સકારાત્મક ઉકેલ: જ્યારે ચિપ પસંદગી માન્ય હોય ત્યારે મોટાભાગની યાદોનો પાવર વપરાશ (OE અને WEને ધ્યાનમાં લીધા વિના) જ્યારે ચિપ પસંદગી અમાન્ય હોય ત્યારે કરતાં 100 ગણો વધારે હશે. તેથી, CS નો ઉપયોગ શક્ય તેટલો ચિપને નિયંત્રિત કરવા માટે થવો જોઈએ, અને અન્ય આવશ્યકતાઓને પૂર્ણ કરવી જોઈએ. ચિપ સિલેક્ટ પલ્સની પહોળાઈને ટૂંકી કરવી શક્ય છે.

સામાન્ય ભૂલ 23: પાવર વપરાશ ઘટાડવો એ હાર્ડવેર કર્મચારીઓનું કામ છે, અને તેને સોફ્ટવેર સાથે કોઈ લેવાદેવા નથી.

હકારાત્મક ઉકેલ: હાર્ડવેર માત્ર એક સ્ટેજ છે, પરંતુ સોફ્ટવેર એ પરફોર્મર છે. બસમાં લગભગ દરેક ચિપની ઍક્સેસ અને દરેક સિગ્નલની ફ્લિપ લગભગ સોફ્ટવેર દ્વારા નિયંત્રિત થાય છે. જો સૉફ્ટવેર બાહ્ય મેમરીમાં એક્સેસની સંખ્યા ઘટાડી શકે છે (વધુ રજિસ્ટર વેરિયેબલ્સનો ઉપયોગ કરીને, આંતરિક CACHE નો વધુ ઉપયોગ, વગેરે), વિક્ષેપોનો સમયસર પ્રતિસાદ (વિક્ષેપો ઘણીવાર પુલ-અપ રેઝિસ્ટર સાથે નીચા-સ્તરના સક્રિય હોય છે), અને અન્ય ચોક્કસ બોર્ડ માટેના ચોક્કસ પગલાં વીજ વપરાશ ઘટાડવામાં મોટા પ્રમાણમાં ફાળો આપશે. બોર્ડને સારી રીતે વળવા માટે, હાર્ડવેર અને સોફ્ટવેરને બંને હાથે પકડવા જોઈએ!

સામાન્ય ભૂલ 24: શા માટે આ સંકેતો ઓવરશૂટ થઈ રહ્યા છે? જ્યાં સુધી મેચ સારી હોય ત્યાં સુધી તેને બહાર કરી શકાય છે.

હકારાત્મક ઉકેલ: અમુક ચોક્કસ સંકેતો સિવાય (જેમ કે 100BASE-T, CML), ઓવરશૂટ છે. જ્યાં સુધી તે ખૂબ મોટી ન હોય ત્યાં સુધી, તેને મેચ કરવાની જરૂર નથી. જો તે મેળ ખાતું હોય તો પણ તે શ્રેષ્ઠ સાથે મેળ ખાતું હોય તે જરૂરી નથી. ઉદાહરણ તરીકે, ટીટીએલનું આઉટપુટ અવબાધ 50 ઓહ્મથી ઓછું છે, અને કેટલાક તો 20 ઓહ્મ પણ છે. જો આટલા મોટા મેચિંગ પ્રતિકારનો ઉપયોગ કરવામાં આવે, તો વર્તમાન ખૂબ જ મોટો હશે, પાવર વપરાશ અસ્વીકાર્ય હશે, અને સિગ્નલ કંપનવિસ્તારનો ઉપયોગ કરવા માટે ખૂબ નાનો હશે. આ ઉપરાંત, ઉચ્ચ સ્તરનું આઉટપુટ કરતી વખતે અને નીચલા સ્તરનું આઉટપુટ કરતી વખતે સામાન્ય સિગ્નલનું આઉટપુટ અવબાધ સમાન હોતું નથી, અને સંપૂર્ણ મેચિંગ પ્રાપ્ત કરવું પણ શક્ય છે. તેથી, જ્યાં સુધી ઓવરશૂટ પ્રાપ્ત થાય ત્યાં સુધી TTL, LVDS, 422 અને અન્ય સિગ્નલોનું મેચિંગ સ્વીકાર્ય હોઈ શકે છે.