Potentziaren osotasuna (PI)
Power Integrality, PI gisa aipatzen dena, Potentzia iturriaren eta helmugaren tentsioak eta korronteak baldintzak betetzen dituen ala ez baieztatzeko da. Potentziaren osotasunak abiadura handiko PCB diseinuaren erronka handienetako bat izaten jarraitzen du.
Potentziaren osotasun-mailak txip-maila, txip-ontziratze-maila, zirkuitu-plaka-maila eta sistema-maila barne hartzen ditu. Horien artean, zirkuitu plakaren mailan potentzia osotasunak hiru baldintza hauek bete behar ditu:
1. Egin txiparen pinaren tentsio-uhina zehaztapena baino txikiagoa (adibidez, tentsioaren eta 1V arteko errorea +/-50mv baino txikiagoa da);
2. Kontrolatu lurraren errebotea (SSN sinkronoaren zarata eta kommutazio-irteera SSO izenez ere ezaguna);
3, murrizteko interferentzia elektromagnetikoak (EMI) eta bateragarritasun elektromagnetikoa (EMC) mantendu: potentzia banatzeko sarea (PDN) zirkuitu plakako eroale handiena da, beraz, zarata transmititzeko eta jasotzeko antena errazena ere bada.
Potentziaren osotasunaren arazoa
Elikatze-horniduraren osotasun-arazoa desakoplamendu-kondentsadorearen diseinu arrazoigabeak, zirkuituaren eragin larriak, elikadura-hornidura anitz/lur-planoaren segmentazio txarrak, eraketa-diseinu arrazoigabeak eta korronte irregularrak eragiten du. Potentzia-intentsitatearen simulazioaren bidez, arazo hauek aurkitu ziren, eta, ondoren, potentzia-intentsitatearen arazoak metodo hauen bidez konpondu ziren:
(1) PCB laminazio-lerroaren zabalera eta geruza dielektrikoaren lodiera egokituz inpedantzia ezaugarriaren eskakizunak betetzeko, laminazio-egitura doituz seinale-lerroaren atzera-fluxuaren bide laburren printzipioa betetzeko, elikadura-hornidura/lur-planoaren segmentazioa egokituz, seinale-lerroen segmentazio garrantzitsuen fenomenoa saihestea;
(2) potentzia inpedantziaren azterketa egin zen PCBan erabiltzen den elikadura-iturrirako, eta kondentsadorea gehitu zen xede-inpedantziaren azpitik elikadura-hornidura kontrolatzeko;
(3) korronte dentsitate handiko zatian, egokitu gailuaren posizioa korrontea bide zabalago batetik igaro dadin.
Potentziaren osotasunaren azterketa
Potentziaren osotasunaren analisian, simulazio-mota nagusien artean dc tentsio-erorketaren analisia, desakoplamenduaren analisia eta zarataren analisia daude. DC tentsio jaitsieraren analisiak PCBko kableatu konplexuen eta forma planoen azterketa barne hartzen du eta kobrearen erresistentziaren ondorioz zenbat tentsio galduko den zehazteko erabil daiteke.
"puntu beroen" egungo dentsitatearen eta tenperaturaren grafikoak erakusten ditu PI/ ko-simulazio termikoan
Desakoplatze-analisiak normalean PDNan erabiltzen diren kondentsadoreen balio, mota eta kopuruan aldaketak eragiten ditu. Hori dela eta, beharrezkoa da kondentsadorearen ereduaren induktantzia parasitoa eta erresistentzia barne hartzea.
Zarata-analisi mota alda daiteke. Zirkuitu-plakaren inguruan hedatzen diren IC power pinen zarata sar dezakete eta kondentsadoreak desakoplatuz kontrola daitezke. Zarataren analisiaren bidez, zarata zulo batetik bestera nola akoplatzen den ikertu daiteke, eta aldatze-zarata sinkronikoa azter daiteke.