Komuna Eraro 17: Ĉi tiuj busaj signaloj estas ĉiuj tiritaj de rezistiloj, do mi sentas min trankviligita.

Pozitiva solvo: Estas multaj kialoj, kial signaloj devas esti tiritaj supren kaj malsupren, sed ne ĉiuj devas esti tiritaj. La tirado kaj tiranta rezistilo tiras simplan enigan signalon, kaj la kurento estas malpli ol dekoj da mikroamperoj, sed kiam movita signalo estas tirita, la kurento atingos la miliampan nivelon. La aktuala sistemo ofte havas 32 bitojn da adresaj datumoj ĉiu, kaj povas ekzisti se la 244/245 izolita buso kaj aliaj signaloj estas eltiritaj, kelkaj vatoj de konsumado de potenco estos konsumitaj sur ĉi tiuj rezistiloj (ne uzu la koncepton de 80 cendoj per kilovato-horo por trakti ĉi tiujn malmultajn vatojn de potenco, la kialo).

Ofta Eraro 18: Nia sistemo estas funkciigita de 220V, do ni ne bezonas zorgi pri konsumado de potenco.

Pozitiva solvo: Malalta potenca dezajno ne nur estas por ŝpari potencon, sed ankaŭ por redukti la koston de potencaj moduloj kaj malvarmigaj sistemoj, kaj redukti la interferon de elektromagneta radiado kaj termika bruo pro la redukto de kurento. Ĉar la temperaturo de la aparato malpliiĝas, la vivo de la aparato respektive plilongiĝas (la operacia temperaturo de duonkondukta aparato pliiĝas je 10 gradoj, kaj la vivo mallongiĝas duone). Potenco -konsumo devas esti pripensita en ajna momento.

Komuna Eraro 19: La konsumado de ĉi tiuj malgrandaj blatoj estas tre malalta, ne zorgu pri ĝi.

Pozitiva Solvo: Estas malfacile determini la potencan konsumon de la interne ne tro komplika blato. Ĝi estas ĉefe determinita de la kurento sur la pinglo. ABT16244 konsumas malpli ol 1 mA sen ŝarĝo, sed ĝia indikilo estas ĉiu pinglo. Ĝi povas stiri ŝarĝon de 60 mA (kiel kongrui kun rezisto de dekoj da ohmoj), tio estas, la maksimuma konsumado de potenco de plena ŝarĝo povas atingi 60*16 = 960mA. Kompreneble nur la kurento de nutrado estas tiel granda, kaj la varmego falas sur la ŝarĝon.

Ofta Eraro 20: Kiel trakti ĉi tiujn neuzatajn I/O -havenojn de CPU kaj FPGA? Vi povas lasi ĝin malplena kaj paroli pri ĝi poste.

Pozitiva solvo: Se la neuzataj I/O -havenoj restas flosantaj, ili eble plurfoje oscilantaj enigajn signalojn kun iom da enmiksiĝo de la ekstera mondo, kaj la elektra konsumo de MOS -aparatoj esence dependas de la nombro de flipoj de la pordega cirkvito. Se ĝi estas levita, ĉiu pinglo ankaŭ havos mikroampere kurenton, do la plej bona maniero estas agordi ĝin kiel eligo (kompreneble, neniuj aliaj signaloj kun veturado povas esti konektitaj al la ekstero).

Ofta Eraro 21: Restas tiom da pordoj sur ĉi tiu FPGA, do vi povas uzi ĝin.

Pozitiva Solvo: La konsumado de potenco de FGPA estas proporcia al la nombro de flip-flops uzataj kaj la nombro de flips, do la konsumado de elektro de la sama tipo de FPGA ĉe malsamaj cirkvitoj kaj malsamaj tempoj povas esti 100 fojojn malsama. Minimumigi la nombron de flip-flops por altrapida flipado estas la fundamenta maniero redukti FPGA-konsumadon.

Komuna Eraro 22: La memoro havas tiom da kontrolaj signaloj. Mia estraro nur bezonas uzi la OE kaj ni signalas. La blato -elekto devas esti surtere, tiel ke la datumoj eliras multe pli rapide dum la legita operacio.

Pozitiva Solvo: La konsumado de elektoj de plej multaj memoroj kiam la blato -elekto validas (sendepende de OE kaj ni) estos pli ol 100 fojojn pli granda ol kiam la blato -elekto ne validas. Tial, CS devas esti uzata por regi la blaton kiel eble plej multe, kaj aliaj postuloj devas esti plenumitaj. Eblas mallongigi la larĝon de la blata elekta pulso.

Ofta Eraro 23: Redukti potencan konsumon estas la tasko de aparataro, kaj havas nenion komunan kun programaro.

Pozitiva solvo: La aparataro estas nur etapo, sed la programaro estas la prezentisto. La aliro de preskaŭ ĉiu blato en la buso kaj la flikilo de ĉiu signalo estas preskaŭ kontrolita de la programaro. Se la programaro povas redukti la nombron de aliroj al la ekstera memoro (uzante pli da registraj variabloj, pli da uzo de interna kaŝmemoro, ktp), ĝustatempa respondo al interrompoj (interrompoj ofte estas malaltnivelaj aktivaj kun tiriĝantaj rezistiloj), kaj aliaj specifaj mezuroj por specifaj estraroj ĉiuj kontribuos multe al redukto de potenco. Por ke la estraro turniĝu bone, la aparataro kaj programaro devas esti kaptitaj per ambaŭ manoj!

Ofta Eraro 24: Kial ĉi tiuj signaloj preterpasas? Tiel longe kiel la matĉo estas bona, ĝi povas esti forigita.

Pozitiva Solvo: Krom kelkaj specifaj signaloj (kiel 100Base-T, CML), ekzistas troa. Tiel longe kiel ĝi ne estas tre granda, ĝi ne nepre bezonas kongrui. Eĉ se ĝi kongruas, ĝi ne nepre kongruas kun la plej bona. Ekzemple, la elira impedanco de TTL estas malpli ol 50 ohmoj, kaj iuj eĉ 20 ohmoj. Se oni uzas tiel grandan kongruan reziston, la kurento estos tre granda, la konsumado de elektro estos neakceptebla, kaj la signala amplekso estos tro malgranda por uzi. Cetere, la elira impedanco de la ĝenerala signalo dum eligo de alta nivelo kaj eligo de malalta nivelo ne samas, kaj eblas ankaŭ atingi kompletan kongruadon. Tial, la kongruado de TTL, LVDS, 422 kaj aliaj signaloj povas esti akceptebla kondiĉe ke la preterpaso estas atingita.