1. O ba agweddau y dylai'r bwrdd cylched DEBUG ddechrau?
O ran cylchedau digidol, penderfynwch yn gyntaf dri pheth yn eu trefn:
1) Cadarnhewch fod yr holl werthoedd pŵer yn bodloni'r gofynion dylunio. Efallai y bydd angen manylebau penodol ar rai systemau sydd â chyflenwadau pŵer lluosog ar gyfer trefn a chyflymder y cyflenwadau pŵer.
2) Cadarnhewch fod pob amledd signal cloc yn gweithio'n iawn ac nad oes unrhyw broblemau an-fonotonig ar ymylon y signal.
3) Cadarnhewch a yw'r signal ailosod yn bodloni gofynion y fanyleb.
Os yw'r rhain yn normal, dylai'r sglodyn anfon y signal cylch cyntaf (cylch). Nesaf, dadfygio yn unol ag egwyddor gweithredu'r system a'r protocol bws.
2. Yn achos maint bwrdd cylched sefydlog, os oes angen cynnwys mwy o swyddogaethau yn y dyluniad, yn aml mae angen cynyddu dwysedd olrhain PCB, ond gall hyn gynyddu ymyrraeth cilyddol yr olion, ac ar yr un pryd , mae'r olion yn rhy denau a'r rhwystriant Ni ellir ei leihau, cyflwynwch y sgiliau mewn dylunio PCB dwysedd uchel cyflym (> 100MHz)?
Wrth ddylunio PCBs cyflym a dwysedd uchel, mae gwir angen sylw arbennig ar ymyrraeth crosstalk (ymyrraeth crosstalk), oherwydd mae'n cael effaith fawr ar amseriad a chywirdeb y signal. Dyma ychydig o bwyntiau i'w nodi:
1) Rheoli parhad a chydweddiad rhwystriant nodweddiadol y gwifrau.
Maint y bylchiad olrhain. Yn gyffredinol, gwelir bod y bylchau ddwywaith lled y llinell. Mae'n bosibl gwybod beth yw dylanwad bylchiad olrhain ar amseriad a chyfanrwydd signal trwy efelychu, a dod o hyd i'r bylchiad goddefadwy lleiaf. Gall canlyniad gwahanol signalau sglodion fod yn wahanol.
2) Dewiswch y dull terfynu priodol.
Osgoi dwy haen gyfagos gyda'r un cyfeiriad gwifrau, hyd yn oed os oes gwifrau sy'n gorgyffwrdd â'i gilydd, oherwydd bod y math hwn o crosstalk yn fwy na gwifrau cyfagos ar yr un haen.
Defnyddiwch vias dall/claddwyd i gynyddu'r ardal olrhain. Ond bydd cost cynhyrchu'r bwrdd PCB yn cynyddu. Yn wir, mae'n anodd cyflawni paraleliaeth lwyr a hyd cyfartal wrth weithredu mewn gwirionedd, ond mae angen gwneud hynny o hyd.
Yn ogystal, gellir cadw terfyniad gwahaniaethol a therfyniad modd cyffredin i liniaru'r effaith ar amseru a chywirdeb y signal.
3. Mae'r hidlo yn y cyflenwad pŵer analog yn aml yn defnyddio cylched LC. Ond pam mae effaith hidlo LC yn waeth na RC weithiau?
Rhaid i'r gymhariaeth o effeithiau hidlo LC a RC ystyried a yw'r band amledd i'w hidlo a'r dewis o anwythiad yn briodol. Oherwydd bod inductance inductor (adweithedd) yn gysylltiedig â gwerth anwythiant ac amlder. Os yw amledd sŵn y cyflenwad pŵer yn isel, ac nad yw'r gwerth anwythiad yn ddigon mawr, efallai na fydd yr effaith hidlo cystal â RC.
Fodd bynnag, cost defnyddio hidlo RC yw bod y gwrthydd ei hun yn defnyddio ynni ac mae ganddo effeithlonrwydd gwael, a rhoi sylw i'r pŵer y gall y gwrthydd dethol ei wrthsefyll.