Chì punti deve esse attentu à u disignu DC-DC PCB?

Comparatu cù LDO, u circuitu di DC-DC hè assai più cumplessu è rumoroso, è i requisiti di layout è layout sò più alti. A qualità di u layout affetta direttamente u rendiment di DC-DC, per quessa, hè assai impurtante per capiscenu u layout di DC-DC

1. Bad layout
●EMI, DC-DC SW pin avarà più altu dv / dt, relativamente altu dv / dt pruvucarà relativamente grande interferenza EMI;
●Ground noise, a linea di terra ùn hè micca bonu, pruducia un rumore di commutazione relativamente grande nantu à u filu di terra, è questi rumori affettanu altre parti di u circuitu;
● A caduta di tensione hè generata nantu à u wiring. Se u filatu hè troppu longu, a caduta di tensione serà generata nantu à u filatu, è l'efficienza di tuttu u DC-DC serà ridutta.

2. Principi generali
●Switch grande circuit currenti comu cortu pussibule;
● A terra di signale è a terra d'alta corrente (terra di putenza) sò instradati separatamente è cunnessi in un puntu unicu à u chip GND.

① Cortu ciclu di commutazione
U rossu LOOP1 in a figura quì sottu hè a direzzione di u flussu attuale quandu u pipa DC-DC high-side hè attivatu è u pipa low-side hè off. Green LOOP2 hè a direzzione di u flussu attuale quandu u tubu di u latu altu hè chjusu è u tubu di u latu bassu hè apertu;

Per fà i dui loops u più chjucu pussibule è intruduce menu interferenza, i seguenti principii devenu esse seguitu:

●Inductance cum'è vicinu à pin SW pussibule;
Capacitance ●Input cum'è vicinu à pin VIN cum'è pussibule;
●The ground di i capacitors input è output deve esse vicinu à u pin PGND.
●Use u modu di mette filu di ramu;

wps_doc_0

Perchè vo fate cusì ?

●Too fine è troppu longa una linea hà da aumentà l'impedenza, è un grande currente pruducia una tensione di ripple relativamente alta in questa grande impedenza;
●Too fine è troppu longu un filu aumenterà l'inductance parasita, è u rumore di l'accoppiamentu nantu à l'inductance affettarà a stabilità di DC-DC è causanu prublemi EMI.
●A capacità parassita è impedenza aumenterà a perdita di commutazione è a perdita on-off è affettanu l'efficienza di DC-DC

② messa à terra à puntu unicu
A messa a terra di un puntu si riferisce à a terra di un puntu unicu trà a terra di signale è a terra di putenza. Ci sarà un rumore di commutazione relativamente grande nantu à a terra di putenza, cusì hè necessariu di evità di pruvucà interferenza à picculi signali sensibili, cum'è pin di feedback FB.

●High-current ground: L, Cin, Cout, Cboot cunnette vi à a reta di terra high-current;
●Low current ground: Css, Rfb1, Rfb2 separatamente cunnessu à a reta di terra di signale;

wps_doc_1

U seguitu hè u layout di un pianu di sviluppu di TI. U rossu hè u percorsu attuale quandu u tubu superiore hè apertu, è u turchinu hè u percorsu attuale quandu u tubu inferjuri hè apertu. U schema seguente hà i seguenti vantaghji:

●The GND di i capacitors input è output hè culligatu cù ramu. Quandu si stallanu pezzi, a terra di i dui deve esse riunite in quantu pussibule.
●U percorsu attuale di Dc-Dc-ton è Toff hè assai cortu;
●U picculu signali à a diritta hè grounding unicu-puntu, chì hè luntanu da l 'influenza di u grande rumore switch currenti à manca;

wps_doc_2

3. Esempii

U schema di un circuitu DC-DC BUCK tipicu hè datu quì sottu, è i seguenti punti sò datu in SPEC:
● Condensatori di input, tubi MOS high-edge, è diodi formanu loops di commutazione chì sò chjuchi è brevi quant'è pussibule;
Capacitance ●Input u più vicinu à u pin Pin Vin;
●Ensure chì tutte e cunnessione di feedback sò brevi è dirette, è chì i resistori di feedback è l'elementi compensatori sò vicinu à u chip cum'è pussibule;
●SW luntanu da signali sensibule cum'è FB;
●Connect VIN, SW, è soprattuttu GND separatamente à una grande zona di ramu per rinfriscà u chip è migliurà u rendiment termale è affidabilità à longu andà;

wps_doc_3

wps_doc_4

4. Riassume

layout di circuitu DC-DC hè assai impurtante, chì influenza direttamente a stabilità di travagliu è u funziunamentu di DC-DC. In generale, SPEC di u chip DC-DC darà una guida di layout, chì pò esse riferita per u disignu.