Gikan sa kalibutan sa PCB

1. Giunsa pagkonsiderar ang impedance matching sa dihang nagdesinyo sa high-speed PCB design schematics?

Kung nagdesinyo sa high-speed PCB circuits, ang impedance matching usa sa mga elemento sa disenyo.Ang bili sa impedance adunay hingpit nga relasyon sa pamaagi sa mga kable, sama sa paglakaw sa ibabaw nga layer (microstrip) o sa sulod nga layer (stripline / double stripline), distansya gikan sa reference layer (power layer o ground layer), wiring width, PCB material , ug uban pa. Ang duha makaapekto sa kinaiya nga impedance value sa trace.

Sa ato pa, ang kantidad sa impedance mahimong matino pagkahuman sa mga kable.Sa kinatibuk-an, ang software sa simulation dili makakonsiderar sa pipila ka mga kondisyon sa paghunong sa mga kable tungod sa limitasyon sa modelo sa sirkito o sa mathematical algorithm nga gigamit.Niining panahona, pipila ra nga mga terminator (pagtapos), sama sa pagsukol sa serye, mahimong ireserba sa schematic diagram.Pagpagaan sa epekto sa paghunong sa pagsubay sa impedance.Ang tinuod nga solusyon sa problema mao ang pagsulay sa paglikay sa impedance discontinuities sa diha nga wiring.
hulagway
2. Kung adunay daghang mga bloke sa digital / analog function sa usa ka PCB board, ang naandan nga pamaagi mao ang pagbulag sa digital / analog nga yuta.Unsa ang rason?

Ang hinungdan sa pagbulag sa digital / analog nga yuta tungod kay ang digital circuit makamugna og kasaba sa gahum ug yuta kung magbalhin tali sa taas ug ubos nga potensyal.Ang kadako sa kasaba adunay kalabotan sa katulin sa signal ug sa kadako sa kasamtangan.

Kung ang ground plane dili mabahin ug ang kasaba nga namugna sa digital area circuit dako ug ang analog area circuits duol kaayo, bisan kung ang digital-to-analog signal dili motabok, ang analog signal mabalda gihapon sa yuta. kasaba.Sa ato pa, ang non-divided digital-to-analog nga pamaagi magamit lang kung ang analog circuit area layo sa digital circuit area nga makamugna og dakong kasaba.

3. Sa high-speed nga disenyo sa PCB, unsa nga mga aspeto ang kinahanglan nga tagdon sa tigdesinyo ang mga lagda sa EMC ug EMI?

Kasagaran, ang disenyo sa EMI/EMC kinahanglan nga tagdon ang parehas nga mga aspeto nga gi-radiated ug gipahigayon sa parehas nga oras.Ang nahauna iya sa mas taas nga frequency nga bahin (>30MHz) ug ang ulahi mao ang ubos nga frequency nga bahin (<30MHz).Mao nga dili nimo hatagan pagtagad ang taas nga frequency ug ibaliwala ang ubos nga frequency.

Ang maayo nga disenyo sa EMI/EMC kinahanglang tagdon ang lokasyon sa device, PCB stack arrangement, importanteng paagi sa koneksyon, pagpili sa device, ug uban pa sa sinugdanan sa layout.Kung wala'y mas maayo nga kahikayan sa wala pa, kini masulbad pagkahuman.Makuha niini ang doble nga resulta sa katunga sa paningkamot ug madugangan ang gasto.

Pananglitan, ang posisyon sa generator sa orasan kinahanglan dili ingon ka duol sa eksternal nga konektor kutob sa mahimo.Ang mga high-speed nga signal kinahanglan moadto sa sulod nga layer kutob sa mahimo.Hatagi'g pagtagad ang kinaiya nga impedance matching ug ang pagpadayon sa reference layer aron makunhuran ang mga pagpamalandong.Ang slew rate sa signal nga giduso sa device kinahanglan nga gamay kutob sa mahimo aron makunhuran ang gitas-on.Ang mga sangkap sa frequency, kung nagpili sa mga decoupling / bypass nga mga capacitor, hatagi'g pagtagad kung ang tubag sa frequency niini nagtagbo sa mga kinahanglanon aron makunhuran ang kasaba sa eroplano sa kuryente.

Dugang pa, hatagi'g pagtagad ang agianan sa pagbalik sa high-frequency nga signal karon aron mahimo ang loop nga lugar nga gamay kutob sa mahimo (nga mao, ang loop impedance nga gamay kutob sa mahimo) aron makunhuran ang radiation.Ang yuta mahimo usab nga bahinon aron makontrol ang sakup sa kasaba sa taas nga frequency.Sa kataposan, hustong pilia ang chassis ground tali sa PCB ug sa housing.
hulagway
4. Sa paghimo sa usa ka pcb board, aron makunhuran ang interference, kinahanglan ba nga ang ground wire mahimong usa ka closed sum form?

Sa paghimo sa PCB boards, ang loop nga lugar sa kasagaran mikunhod aron makunhuran ang interference.Kung ibutang ang linya sa yuta, dili kini ibutang sa usa ka sirado nga porma, apan mas maayo nga ihan-ay kini sa porma sa sanga, ug ang lugar sa yuta kinahanglan nga madugangan kutob sa mahimo.

hulagway
5. Giunsa ang pag-adjust sa routing topology aron mapalambo ang integridad sa signal?

Kini nga matang sa direksyon sa signal sa network mas komplikado, tungod kay alang sa unidirectional, bidirectional nga mga signal, ug lain-laing lebel nga matang sa mga signal, ang mga impluwensya sa topology lahi, ug lisud ang pag-ingon kung unsang topology ang mapuslanon sa kalidad sa signal.Ug sa diha nga ang pagbuhat sa pre-simulation, nga topology sa paggamit mao ang kaayo gipangayo sa mga inhenyero, nagkinahanglan og pagsabot sa sirkito nga mga prinsipyo, signal matang, ug bisan wiring kalisud.
hulagway
6. Giunsa ang pag-atubang sa layout ug mga kable aron masiguro ang kalig-on sa mga signal nga labaw sa 100M?

Ang yawe sa high-speed digital signal wiring mao ang pagpakunhod sa epekto sa transmission lines sa kalidad sa signal.Busa, ang layout sa high-speed nga mga signal nga labaw sa 100M nagkinahanglan sa signal traces nga mubo kutob sa mahimo.Sa mga digital nga sirkito, ang mga high-speed nga signal gihubit sa oras sa paglangan sa pagtaas sa signal.

Dugang pa, lain-laing mga matang sa signal (sama sa TTL, GTL, LVTTL) adunay lain-laing mga pamaagi sa pagsiguro sa kalidad sa signal.