Del món del PCB

1. Com es pot considerar la coincidència d’impedàncies a l’hora de dissenyar esquemes de disseny de PCB d’alta velocitat?

Quan es dissenya circuits de PCB d’alta velocitat, la concordança d’impedàncies és un dels elements de disseny. El valor d’impedància té una relació absoluta amb el mètode de cablejat, com ara caminar per la capa superficial (microstrip) o la capa interior (Stripline/Double Stripline), la distància de la capa de referència (capa de potència o capa de terra), amplada de cablejat, material de PCB, etc. Tots dos afectaran el valor d’impedància característica de la traça.

És a dir, el valor d’impedància es pot determinar després del cablejat. Generalment, el programari de simulació no pot tenir en compte algunes condicions de cablejat discontinues a causa de la limitació del model de circuit o de l'algoritme matemàtic utilitzat. En aquest moment, només alguns terminadors (terminació), com la resistència a la sèrie, es poden reservar al diagrama esquemàtic. Alleujar l'efecte de la discontinuïtat en la impedància de la traça. L’autèntica solució al problema és intentar evitar les discontinuïtats d’impedància en el cablejat.
imatge
2. Quan hi ha diversos blocs de funcions digitals/analògiques en una placa PCB, el mètode convencional és separar el terreny digital/analògic. Quin és el motiu?

El motiu per separar el terreny digital/analògic és perquè el circuit digital generarà soroll a la potència i a la terra quan es canvia entre potencials alts i baixos. La magnitud del soroll està relacionada amb la velocitat del senyal i la magnitud del corrent.

Si el pla de terra no es divideix i el soroll generat pel circuit de l’àrea digital és gran i els circuits d’àrea analògica estan molt a prop, fins i tot si els senyals digitals a analògics no es creuen, el senyal analògic encara serà interferit pel soroll del sòl. És a dir, el mètode no dividit digital-analògic només es pot utilitzar quan l’àrea del circuit analògic està lluny de l’àrea de circuit digital que genera un gran soroll.

3. En el disseny de PCB d’alta velocitat, quins aspectes ha de considerar el dissenyador les regles d’EMC i EMI?

Generalment, el disseny EMI/EMC ha de considerar aspectes radiats i realitzats alhora. El primer pertany a la part de freqüència superior (> 30MHz) i la segona és la part de freqüència inferior (<30MHz). Per tant, no es pot prestar atenció a l’alta freqüència i ignorar la baixa freqüència.

Un bon disseny EMI/EMC ha de tenir en compte la ubicació del dispositiu, la disposició de la pila de PCB, el mètode de connexió important, la selecció de dispositius, etc., al començament del disseny. Si abans no hi ha millor arranjament, es resoldrà després. Obtindrà el doble del resultat amb la meitat de l’esforç i augmentarà el cost.

Per exemple, la posició del generador de rellotge no ha d’estar el més a prop del connector extern possible. Els senyals d’alta velocitat haurien d’anar a la capa interior el màxim possible. Fixeu -vos en la característica coincidència d’impedàncies i la continuïtat de la capa de referència per reduir els reflexos. La velocitat de múltiple del senyal empès pel dispositiu ha de ser el més petita possible per reduir l'alçada. Els components de freqüència, a l’hora d’escollir els condensadors de desacoblament/bypass, presten atenció a si la seva resposta de freqüència compleix els requisits per reduir el soroll al pla d’energia.

A més, presteu atenció al camí de retorn del corrent del senyal d’alta freqüència per fer que l’àrea de bucle sigui el més petita possible (és a dir, la impedància del bucle el més petit possible) per reduir la radiació. El terreny també es pot dividir per controlar el rang de soroll d’alta freqüència. Finalment, escolliu adequadament el terreny del xassís entre el PCB i la carcassa.
imatge
4. Quan es faci una placa PCB, per tal de reduir la interferència, el filferro de terra hauria de formar un formulari de suma tancada?

Quan es fa taules de PCB, la zona de bucle es redueix generalment per tal de reduir la interferència. Quan poseu la línia de terra, no s’ha de posar en forma tancada, però és millor organitzar -la en forma de branca i s’hauria d’augmentar la superfície del sòl el màxim possible.

imatge
5. Com ajustar la topologia d'encaminament per millorar la integritat del senyal?

Aquest tipus de direcció del senyal de xarxa és més complicada, ja que per a senyals unidireccionals, bidireccionals i diferents tipus de senyals, les influències de la topologia són diferents i és difícil dir quina topologia és beneficiosa per a la qualitat del senyal. I quan es fa la pre-simulació, la topologia que cal utilitzar és molt exigent als enginyers, que requereix la comprensió dels principis del circuit, els tipus de senyal i fins i tot la dificultat de cablejat.
imatge
6. Com afrontar el disseny i el cablejat per assegurar l'estabilitat dels senyals superiors als 100 m?

La clau per al cablejat de senyal digital d’alta velocitat és reduir l’impacte de les línies de transmissió sobre la qualitat del senyal. Per tant, la disposició de senyals d’alta velocitat per sobre dels 100 m requereix que les traces del senyal siguin el més curtes possibles. En els circuits digitals, els senyals d'alta velocitat es defineixen mitjançant el temps de retard de l'augment del senyal.

A més, diferents tipus de senyals (com TTL, GTL, LVTTL) tenen diferents mètodes per assegurar la qualitat del senyal.