Del món PCB

1. Com considerar la concordança d'impedància quan es dissenyen esquemes de disseny de PCB d'alta velocitat?

Quan es dissenyen circuits PCB d'alta velocitat, la concordança d'impedància és un dels elements de disseny.El valor d'impedància té una relació absoluta amb el mètode de cablejat, com ara caminar per la capa superficial (microstrip) o la capa interior (stripline/doble stripline), distància des de la capa de referència (capa d'alimentació o capa de terra), amplada del cablejat, material de PCB , etc. Tots dos afectaran el valor d'impedància característica de la traça.

És a dir, el valor d'impedància es pot determinar després del cablejat.En general, el programari de simulació no pot tenir en compte algunes condicions de cablejat discontinu a causa de la limitació del model de circuit o de l'algorisme matemàtic utilitzat.En aquest moment, només es poden reservar alguns terminadors (terminació), com ara la resistència en sèrie, al diagrama esquemàtic.Alleujar l'efecte de la discontinuïtat en la impedància de traça.La solució real al problema és intentar evitar discontinuïtats d'impedància en el cablejat.
imatge
2. Quan hi ha diversos blocs de funció digital/analògic en una placa PCB, el mètode convencional és separar el sòl digital/analògic.Quin és el motiu?

El motiu per separar la terra digital/analògic és perquè el circuit digital generarà soroll a la potència i a terra quan es canvia entre potencials alts i baixos.La magnitud del soroll està relacionada amb la velocitat del senyal i la magnitud del corrent.

Si el pla de terra no està dividit i el soroll generat pel circuit d'àrea digital és gran i els circuits de l'àrea analògica estan molt a prop, fins i tot si els senyals de digital a analògic no es creuen, el senyal analògic encara serà interferit pel terra. soroll.És a dir, el mètode digital-analògic no dividit només es pot utilitzar quan l'àrea del circuit analògic està lluny de l'àrea del circuit digital que genera un gran soroll.

3. En el disseny de PCB d'alta velocitat, quins aspectes ha de tenir en compte el dissenyador les regles EMC i EMI?

En general, el disseny EMI/EMC ha de tenir en compte tant els aspectes radiats com els conduïts al mateix temps.El primer pertany a la part de freqüència més alta (>30MHz) i el segon és la part de freqüència més baixa (<30MHz).Per tant, no podeu prestar atenció a l'alta freqüència i ignorar la baixa freqüència.

Un bon disseny EMI/EMC ha de tenir en compte la ubicació del dispositiu, la disposició de la pila de PCB, el mètode de connexió important, la selecció del dispositiu, etc. al principi del disseny.Si no hi ha una millor disposició prèviament, es resoldrà després.S'obtindrà el doble de resultat amb la meitat d'esforç i augmentarà el cost.

Per exemple, la posició del generador de rellotge no hauria d'estar tan a prop del connector extern com sigui possible.Els senyals d'alta velocitat haurien d'anar a la capa interior tant com sigui possible.Preste atenció a la concordança de la impedància característica i la continuïtat de la capa de referència per reduir les reflexions.La velocitat de canvi del senyal empès pel dispositiu ha de ser tan petita com sigui possible per reduir l'alçada.Els components de freqüència, quan escolliu condensadors de desacoblament/bypass, presteu atenció a si la seva resposta de freqüència compleix els requisits per reduir el soroll al pla d'alimentació.

A més, presteu atenció al camí de retorn del corrent del senyal d'alta freqüència per fer que l'àrea del bucle sigui el més petita possible (és a dir, la impedància del bucle el més petita possible) per reduir la radiació.El sòl també es pot dividir per controlar el rang de soroll d'alta freqüència.Finalment, trieu correctament la massa del xassís entre la PCB i la carcassa.
imatge
4. Quan es fa una placa de PCB, per tal de reduir les interferències, el cable de terra hauria de formar una forma de suma tancada?

Quan es fabriquen plaques de PCB, l'àrea del bucle generalment es redueix per tal de reduir les interferències.Quan es col·loca la línia del sòl, no s'ha de col·locar en forma tancada, però és millor disposar-la en forma de branca i augmentar l'àrea del sòl tant com sigui possible.

imatge
5. Com ajustar la topologia d'encaminament per millorar la integritat del senyal?

Aquest tipus de direcció del senyal de xarxa és més complicat, perquè per a senyals unidireccionals, bidireccionals i diferents tipus de senyals de nivell, les influències de la topologia són diferents i és difícil dir quina topologia és beneficiosa per a la qualitat del senyal.I quan es fa la simulació prèvia, quina topologia utilitzar és molt exigent per als enginyers, ja que requereix la comprensió dels principis del circuit, els tipus de senyal i fins i tot la dificultat del cablejat.
imatge
6. Com tractar el disseny i el cablejat per garantir l'estabilitat dels senyals per sobre de 100M?

La clau per al cablejat del senyal digital d'alta velocitat és reduir l'impacte de les línies de transmissió en la qualitat del senyal.Per tant, la disposició dels senyals d'alta velocitat per sobre dels 100 M requereix que les traces del senyal siguin tan curtes com sigui possible.En els circuits digitals, els senyals d'alta velocitat es defineixen pel temps de retard de pujada del senyal.

A més, diferents tipus de senyals (com ara TTL, GTL, LVTTL) tenen diferents mètodes per garantir la qualitat del senyal.